


Juan Manuel Orduña Huertas

Fundamentos de computadores II



VNIVERSITAT
DE VALÈNCIA

Escola Tècnica Superior
d'Enginyeria **ETSE-UV** 



VICERECTORAT
DE PARTICIPACIÓ
I PROJECCIÓ
TERRITORIAL

Universitat i Societat


CULLERA



Fundamentos de computadores


1. Sistemas de numeración
2. Circuitos combinatoriales y secuenciales
3. **Estructura de computadores**

Esquema de un registro



Memoria


Espacio de direcciones:
Número de posiciones $k = 2^n$
posiciones




Tamaño de cada posición:
Número de bits por posición m bits

Computador von Neumann


- Máquina capaz de ejecutar una serie de instrucciones elementales: instrucciones máquina
 - ↳ Instrucciones almacenadas en memoria
 - ↳ Leídas
 - ↳ Ejecutadas




Arquitectura Von Neumann




Memoria



Memoria




Procesador



Registros especiales

PC: contador de programa


RI: registro de instrucción




Unidad aritmético-lógica

- Realiza operaciones elementales sobre los datos:
 - ↳ Operaciones aritméticas
 - ↳ Operaciones lógicas

Componentes de un computador



Interconexión




La placa base



Componentes del procesador

- Banco de registros
- Unidad aritmético-lógica
- Unidad de control
- Memoria caché


Registros



**Elemento que almacena
un conjunto de bits**

**Puede existir otra señal
para poner el registro a
cero**

Registros




Tipos de registros

- Visibles al programador
- Registros no visibles
 - Registros temporales
- Registros de control y estado
 - Contador de programa, PC
 - Registro de instrucción, RI
 - Registro de direcciones de memoria, MAR
 - Registro de datos de memoria, MBR
 - Registro de estado, RE


Banco de registros

- Agrupación de registros.
- Típicamente un número de registros potencia de 2.
 - ↳ n registros $\rightarrow \log_2 n$ bits para seleccionarlos.
 - ↳ k bits de selección podemos seleccionar 2^k registros.
- Elemento fundamental de almacenamiento.
 - ↳ Acceso muy rápido.

Banco de registros




Banco de registros




Banco de registros


¿Qué valor tiene que tener RA para sacar por A el contenido del registro 14?




Esquema para lectura




Unidad aritmético lógica




Unidad de control



Acceso a la memoria




Búfer triestado




E	C	S
0	0	Z
0	0	Z
0	1	0
1	1	1

Acceso a un bus




Ejemplo

- ¿Qué señales de control hay que activar para cargar el contenido de RA en RB?




Camino de datos (RB ← RA)



Situación con todas las señales desactivadas

Estructura de un computador y procesador basado en bus




Otros registros

- PC: contador de programa
- RI: registro de instrucción
- SP: puntero de pila
- MAR: registro de direcciones de memoria
- MBR: registro de datos de memoria
- RE: registro de estado
- Registros transparentes al usuario: RT1, RT2, RT3.

Características

- Computador de 32 bits
- La memoria se direcciona por bytes
 - ↳ Un ciclo de lectura y escritura
- Banco de 32 registros visibles
 - ↳ R0..R31
 - ↳ Asumir como en el MIPS $R0 = 0$ y $SP = R29$
- Registros temporales
 - ↳ RT1, RT2, RT3: no visibles
- Otros registros de control y estado
 - ↳ MAR, MBR, PC, RE, RI

Señales de control




Señales de control

- Señales de acceso a memoria
- Señales de carga en registros
- Señales de control de las puertas triestado
- Señales de selección de los MUX
- Señales de control del banco de registros (RA, RB, RC v SC)

Unidad de control

- Funciones básicas
 - ▣ Lectura de instrucciones de la memoria
 - ▣ Decodificación
 - ▣ Ejecución de instrucciones



Lenguaje nivel RT

- Lenguaje de nivel de transferencia de registros.
↳ Registro1 \leftarrow Registro2
- Especifica lo que ocurre en el computador mediante transferencias de datos entre registros.

Operaciones elementales

- Operaciones de transferencia
 - ↳ $MAR \leftarrow PC$
- Operaciones de proceso
 - ↳ $R1 \leftarrow R2 + RT2$
- Lenguaje RT
 - ↳ Lenguaje de nivel de transferencia de registros.
 - ↳ Especifica lo que ocurre en el computador mediante transferencias de datos entre registros.

Señales de control

- Especificación de las señales de control activas en cada ciclo de reloj.
 - ▣ Se puede generar a partir del nivel RT.

Op. Elemental

$MAR \leftarrow PC$

$R1 \leftarrow R2 + RT1$



Señales de control activadas (resto 0)

T4, C1

RB = 00011 (R2)

MA = 1

MB = 0


Cod Op. = SUMA

T5

RC = 00001 (R1)

SC

Reloj



- Un computador es un elemento síncrono
- Controla el funcionamiento
- El reloj temporiza las operaciones
 - ↳ En un ciclo de reloj se ejecutan una o más operaciones elementales siempre que no haya conflicto
 - ↳ Durante el ciclo se mantienen activadas las señales de control necesarias
- En un mismo ciclo se puede realizar
 - ↳ $MAR \leftarrow PC$ y $RT3 \leftarrow RT2 + RT1$
- En un mismo ciclo **no** se puede realizar
 - ↳ $MAR \leftarrow PC$ y $R1 \leftarrow RT3$ ¿por qué?

Ejercicio

- ¿Cuál es la duración del ciclo de un computador con una frecuencia de reloj de 1 GHz?

Fases de la ejecución de instrucciones

- **Lectura de la instrucción**, captación o *fetch*
 - ↳ Leer la instrucción almacenada en la dirección de memoria indicada por PC y llevarla a RI.
 - ↳ Incremento del PC
- **Decodificación**
 - ↳ Análisis de la instrucción en RI para determinar:
 - La operación a realizar.
 - Direccionamiento a aplicar.
 - Señales de control a activar
- **Ejecución**
 - ↳ Generación de las señales de control en cada ciclo de reloj.

Ejemplo: Lectura de la instrucción


C1: MAR \leftarrow PC
C2: PC \leftarrow PC + 4
C3: MBR \leftarrow MP
C4: RI \leftarrow MBR




C1: MAR \leftarrow PC
C2: PC \leftarrow PC + 4, MBR \leftarrow MP
C3: RI \leftarrow MBR

Posibilidad de operaciones simultáneas


Lectura de la instrucción (c1)



Lectura de la instrucción (c2)



Lectura de la instrucción (c3)



Señales de control del ciclo de fetch

- Especificación de las señales de control activas en cada ciclo de reloj.
 - ▣ Se puede generar a partir del nivel RT.

C1: $MAR \leftarrow PC$

C2: $PC \leftarrow PC + 4, MBR \leftarrow MP$

C3: $RI \leftarrow MBR$



C1: T4, C1

C2: C4, Td, L, C2,

C3: T3, C6

Ejecución completa de lw \$reg, dir

C1: MAR \leftarrow PC

C2: PC \leftarrow PC + 4, MBR \leftarrow MP

C3: RI \leftarrow MBR

C4: Decodificación

C5: MAR \leftarrow RI(dir)

C6: MBR \leftarrow MP

C7: \$Reg \leftarrow MBR

Ejercicio: operaciones elementales para otras instrucciones

- Instrucciones que caben en una palabra:

↳ `sw $reg, dir`

↳ `add $rd, $ro1, $ro2`

↳ `addi $rd, $ro1, inm`

↳ `lw $req1, desp($req2)`

↳ `j dir`

↳ `jal dir`


↳ `jr $reg`

↳ `beq $ro1, $ro2, desp`

- Instrucciones que ocupan varias palabras:

↳ `addm R1, dir` $R1 \leftarrow R1 + MP[dir]$

Diseño de la unidad de control



- Cada una de las señales de control es función del valor de:
 - El contenido del RI
 - El contenido de RE
 - El momento del tiempo

Diseño de la unidad de control

- Para cada instrucción máquina:
 - Definir el comportamiento en lenguaje RT en cada ciclo de reloj
 - Traducir el comportamiento a valores de cada señal de control en cada ciclo de reloj
 - Diseñar un circuito que genere el valor de cada señal de control en cada ciclo de reloj

Arranque de un computador

- El *Reset* carga valores predefinidos en registros
 - ↳ PC ← dirección de arranque del programa iniciador (memoria ROM)
- Se ejecuta el programa iniciador
 - ↳ Test del sistema
 - ↳ Carga en memoria el cargador del sistema operativo
 - ↳ PC ← dirección del programa cargador del sistema operativo
- Se ejecuta el programa cargador del SO que carga el resto del sistema operativo
- Se pasa a ejecutar el sistema operativo

Programa

- Secuencia consecutiva de instrucciones máquina


```
00001001110001101010111101011000
10101111010110000000100111000110
11000110101011110101100000001001
01011000000010011100011010101111
■
■
■
■
■
■
■
```

Programa


- Secuencia consecutiva de instrucciones máquina

```
00001001110001101010111101011000      temp = v[k];
10101111010110000000100111000110      v[k] = v[k+1];
11000110101011110101100000001001      v[k+1] = temp;
01011000000010011100011010101111
      ■
      ■
      ■
      ■
      ■
      ■
      ■
```


Ejecución de un programa




Ejecución de un programa



Ejecución de un programa



Ejecución de un programa



Ejemplo

- Conjunto de instrucciones con las siguientes características:
 - Tamaño de una posición de memoria: 16 bits
 - Tamaño de la instrucción: 16 bits
 - Código de operación: 3 bits
 - ¿Cuántas instrucciones diferentes puede tener este computador?
 - Número de registros de propósito general: 4
 - Identificadores simbólicos:
 - R0
 - R1
 - R2
 - R3
 - ¿Cuántos bits se necesitan para representar estos 4 registros?

Ejemplo

- Conjunto de instrucciones con las siguientes características:
 - Tamaño de una posición de memoria: 16 bits
 - Tamaño de la instrucción: 16 bits
 - Código de operación: 3 bits
 - ¿Cuántas instrucciones diferentes puede tener este computador? **8 instrucciones**
 - Número de registros de propósito general: 4 (**2 bits**)
 - R0 (00)
 - R1 (01)
 - R2 (10)
 - R3 (11)

Ejemplo. Juego de instrucciones

Instrucción	Descripción
000EFABCDXXXXXXXX	Suma el registro AB con el CD y deja el resultado en EF
001AB00000000101	Almacena en el registro AB el valor 00000000101
010AB00000001001	Almacena en el registro AB el valor almacenado en la posición de memoria 00000001001
011AB00000001001	Almacena en la posición de memoria 00000001001 el contenido del registro AB
1000000000001001	Se salta a ejecutar la instrucción almacenada en la posición de memoria 0000000001001
101ABCD000001001	Si el contenido del registro AB es igual al del registro CD se salta a ejecutar la instrucción almacenada en 000001001

Siendo A,B, C, D, E, F = 0 o 1

Formato de una instrucción máquina

001 AB 00000000101


Formato de una instrucción máquina

001 AB 00000000101



Código de operación

Formato de una instrucción máquina



Ejemplo. Juego de instrucciones

Instrucción	Descripción
000010010XXXXXXXX	Suma el registro 00 con el 10 y deja el resultado en 01
0010100000000101	Almacena en el registro 01 el valor 00000000101
0100100000001001	Almacena en el registro 01 el valor almacenado en la posición de memoria 00000001001
0110100000001001	Almacena en la posición de memoria 00000001001 el contenido del registro 01
1000000000001001	Se salta a ejecutar la instrucción almacenada en la posición de memoria 0000000001001
1010100000001001	Si el contenido del registro 01 es igual al del registro 00 se salta a ejecutar la instrucción almacenada en 000001001

Ejemplos

- Instrucción que almacena un 5 en el registro 00
- Instrucción que almacena un 7 en el registro 01
- Instrucción que suma el contenido del registro 00 y el registro 01 y deja el resultado en el registro 10
- Instrucción que almacena el resultado anterior en la posición de memoria 1027 (en decimal)

Ejemplos

Instrucción	Descripción
000010010XXXXXX	Suma el registro 00 con el 10 y deja el resultado en 01
001010000000101	Almacena en el registro 01 el valor 0000000101
0100100000001001	Almacena en el registro 01 el valor almacenado en la posición de memoria 0000001001
0110100000001001	Almacena en la posición de memoria 0000001001 el contenido del registro 01
1000000000001001	Se salta a ejecutar la instrucción almacenada en la posición de memoria 000000001001
1010100000001001	Si el contenido del registro 01 es igual al del registro 00 se salta a ejecutar la instrucción almacenada en 000001001

- Instrucción que almacena un 5 en el registro 00
- Instrucción que almacena un 7 en el registro 01

Ejemplos Solución

- Instrucción que almacena un 5 en el registro 00
↳ 0010000000000101
- Instrucción que almacena un 7 en el registro 01
↳ 0010100000000111
- Instrucción que suma el contenido del registro 00 y el registro 01 y deja el resultado en el registro 10
↳ 000100001XXXXXXXX
- Instrucción que almacena el resultado anterior en la posición de memoria 1027 (en decimal)
↳ 0111010000000011

Ejemplo de programa

Dirección	Contenido
000100	0010000000000000
000101	00101000000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Inicio de la ejecución del programa


	Dirección	Contenido
PC	000100	0010000000000000
RI	000101	0010100000000100
00	000110	0011000000000001
01	000111	0011100000000000
10	001000	1010001000001100
11	001001	0001111100000000
	001010	0000000100000000
	001011	1000000000001000
	001100	0111100000100000

Fases de ejecución de una instrucción

- **Lectura de la instrucción (ciclo de *fetch*)**

- ↳ MAR ← PC
- ↳ Lectura
- ↳ MBR ← Memoria
- ↳ PC ← PC + 1
- ↳ RI ← MBR

- Ejecución de la instrucción
- Volver a *fetch*



Fases de ejecución de una instrucción

- Lectura de la instrucción (ciclo de *fetch*)

↳ MAR ← PC



↳ Lectura

↳ MBR ← Memoria

↳ PC ← PC + 1

↳ RI ← MBR

- Ejecución de la instrucción
- Volver a *fetch*




Memoria

Fases de ejecución de una instrucción

- Lectura de la instrucción (ciclo de *fetch*)

- ↳ $MAR \leftarrow PC$
- ↳ **Lectura**
- ↳ $MBR \leftarrow \text{Memoria}$
- ↳ $PC \leftarrow PC + 1$
- ↳ $RI \leftarrow MBR$


- Ejecución de la instrucción
- Volver a *fetch*



Fases de ejecución de una instrucción

- Lectura de la instrucción (ciclo de *fetch*)
 - ↳ $MAR \leftarrow PC$
 - ↳ Lectura
 - ↳ $MBR \leftarrow Memoria$
 - ↳ $PC \leftarrow PC + 1$
 - ↳ $RI \leftarrow MBR$

- Ejecución de la instrucción
- Volver a *fetch*






Fases de ejecución de una instrucción

- Lectura de la instrucción (ciclo de *fetch*)

- ↳ $MAR \leftarrow PC$
- ↳ Lectura
- ↳ $MBR \leftarrow \text{Memoria}$
- ↳ $PC \leftarrow PC + 1$
- ↳ $RI \leftarrow MBR$


- Ejecución de la instrucción
- Volver a *fetch*



Memoria


Fases de ejecución de una instrucción

- Lectura de la instrucción (ciclo de *fetch*)
 - ↳ MAR ← PC
 - ↳ Lectura
 - ↳ MBR ← Memoria
 - ↳ PC ← PC + 1
 - ↳ **RT** ← **MBR**
- Ejecución de la instrucción
- Volver a *fetch*



Fases de ejecución de una instrucción


- Lectura de la instrucción (ciclo de *fetch*)
 - ↳ $MAR \leftarrow PC$
 - ↳ Lectura
 - ↳ $MBR \leftarrow \text{Memoria}$
 - ↳ $PC \leftarrow PC + 1$
 - ↳ $RI \leftarrow MBR$
- Ejecución de la instrucción
- Volver a *fetch*




Fases de ejecución de una instrucción

- Lectura de la instrucción (ciclo de *fetch*)
 - ↳ MAR ← PC
 - ↳ Lectura
 - ↳ MBR ← Memoria
 - ↳ PC ← PC + 1
 - ↳ RI ← MBR

- Ejecución de la instrucción
- Volver a *fetch*




Ejecución de instrucciones




Se carga en R0 el valor 0

Ejecución de instrucciones



Se carga en R1 el contenido de la posición de memoria
00000001001

Ejecución de instrucciones






Se modifica el PC con la dirección 00000000001000
de forma que la siguiente instrucción a ejecutar es la que se
encuentra en 00000000001000

Fases de ejecución de una instrucción

- Lectura de la instrucción (ciclo de *fetch*)

- ↳ MAR ← PC
- ↳ Lectura
- ↳ MBR ← Memoria
- ↳ PC ← PC + 1
- ↳ RI ← MBR

- Ejecución de la instrucción
- *Volver a fetch*






Memoria

Fases de ejecución de una instrucción

- **Lectura de la instrucción (ciclo de *fetch*)**

- ↳ MAR ← PC
- ↳ Lectura
- ↳ MBR ← Memoria
- ↳ PC ← PC + 1
- ↳ RI ← MBR

- Ejecución de la instrucción
- Volver a fetch



Memoria

Ejecución del programa

PC	000100
RI	?
00	?
01	?
10	?
11	?

Fetch

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

PC	000100
RI	0010000000000000
00	?
01	?
10	?
11	?

Fetch

Lectura de la Inst.

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

PC	000101
RI	0010000000000000
00	?
01	?
10	?
11	?

Fetch

$PC \leftarrow PC + 1$

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

PC	000101
RI	0010000000000000
00	?
01	?
10	?
11	?

Decodificación

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

PC	000101
RI	0010000000000000
00	000000000000
01	?
10	?
11	?

Ejecución

R0 ← 000000000000

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

PC	000101
RI	0010000000000000
00	000000000000
01	?
10	?
11	?

Fetch

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

PC	000101
RI	0010100000000100
00	000000000000
01	?
10	?
11	?

Fetch

Lectura de la Inst.

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

PC	000110
RI	0010100000000100
00	000000000000
01	?
10	?
11	?

Fetch

$PC \leftarrow PC + 1$

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

PC	000110
RI	0010100000000100
00	000000000000
01	?
10	?
11	?

Decodificación

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

PC	000110
RI	0010100000000100
00	000000000000
01	00000000100
10	?
11	?

Ejecución

R1 ← 00000000100

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

PC	000110
RI	0010100000000100
00	000000000000
01	00000000100
10	?
11	?

Fetch

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

PC	000110
RI	0011000000000001
00	000000000000
01	00000000100
10	?
11	?

Fetch

Lectura de la Inst.

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

PC	000111
RI	0011000000000001
00	0000000000
01	00000000100
10	?
11	?

Fetch

$PC \leftarrow PC + 1$

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

PC	000111
RI	0011000000000001
00	0000000000
01	00000000100
10	?
11	?

Decodificación

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

PC	000111
RI	0011000000000001
00	0000000000
01	00000000100
10	0000000001
11	?

Ejecución

R2 ← 00000000001

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

PC	000111
RI	0011000000000001
00	0000000000
01	0000000100
10	0000000001
11	?

Fetch

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

	Dirección	Contenido
PC	000100	0010000000000000
RI	000101	0010100000000100
	000110	0011000000000001
00	000111	0011100000000000
01	001000	1010001000001100
10	001001	0001111100000000
11	001010	0000000100000000
	001011	1000000000001000
	001100	0111100000100000

PC	000111
RI	0011100000000000
00	000000000000
01	00000000100
10	00000000001
11	?

Fetch
Lectura de la Inst.

Ejecución del programa

PC	001000
RI	0011100000000000
00	0000000000
01	00000000100
10	00000000001
11	?

Fetch

$PC \leftarrow PC + 1$

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

PC	001000
RI	0011100000000000
00	0000000000
	00000000100
01	00000000001
10	
11	?

Decodificación

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

PC	001000
RI	0011100000000000
00	0000000000
01	0000000100
10	0000000001
11	0000000000

Ejecución

R3 ← 0000000000

Dirección	Contenido
000100	0010000000000000
000101	0010100000000100
000110	0011000000000001
000111	0011100000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Ejecución del programa

		Dirección	Contenido
PC	001000	000100	0010000000000000
RI	0011100000000000	000101	00101000000000100
00	0000000000	000110	00110000000000001
01	00000000100	000111	00111000000000000
10	00000000001	001000	10100010000001100
11	00000000000	001001	00011111000000000
		001010	00000001000000000
		001011	10000000000001000
		001100	01111000000100000

Fetch

Ejecución del programa

	Dirección	Contenido
PC	000100	0010000000000000
RI	000101	0010100000000100
	000110	0011000000000001
00	000111	0011100000000000
01	001000	1010001000001100
10	001001	0001111100000000
11	001010	0000000100000000
	001011	1000000000001000
	001100	0111100000100000

PC	001000
RI	1010001000001100
00	0000000000
01	00000000100
10	00000000001
11	00000000000

Fetch
Lectura de la Inst.

Ejecución del programa

PC	001001
RI	1010001000001100
00	0000000000
01	00000000100
10	00000000001
11	00000000000

Fetch

PC ← PC + 1

Dirección	Contenido
000100	0010000000000000
000101	00101000000000100
000110	00110000000000001
000111	00111000000000000
001000	1010001000001100
001001	0001111100000000
001010	0000000100000000
001011	1000000000001000
001100	0111100000100000

Algoritmo del programa anterior


```
i=0;  
s = 0;  
while (i < 4)  
{  
    s = s + 1;  
    i = i + 1;  
}
```

El programa almacena en la posición de memoria 00000100000
el valor: 1 + 1 + 1 + 1

Lenguaje ensamblador


```
        li R0, 0
        li R1, 4
        li R2, 1
        li R3, 0
bucle:  beq R0, R1, fin
        add R3, R3, R2
        add R0, R0, R2
        b bucle
fin:    sw R3, 100000
```

Secuencia de ejecución de instrucciones



Ley de Moore

- Doblar la densidad implica reducir las dimensiones de sus elementos en un 30%
- En 1971 el Intel 4004 tenía 2300 transistores con tamaños de 10 micrometros
- Hoy en día se consiguen chips con distancias de 45 nanometros
- Para cumplir la ley de Moore se necesita tecnología cuyo precio se dobla cada 4.4 años



Parámetros característicos de un computador

- Ancho de palabra
- Memoria principal o Memoria RAM
- Memoria auxiliar
- Ancho de banda
- MIPS
- MFLOPS

Prefijos

Nombre	Abr	Factor	SI
Kilo	K	$2^{10} = 1,024$	$10^3 = 1,000$
Mega	M	$2^{20} = 1,048,576$	$10^6 = 1,000,000$
Giga	G	$2^{30} = 1,073,741,824$	$10^9 = 1,000,000,000$
Tera	T	$2^{40} = 1,099,511,627,776$	$10^{12} = 1,000,000,000,000$
Peta	P	$2^{50} = 1,125,899,906,842,624$	$10^{15} = 1,000,000,000,000,000$
Exa	E	$2^{60} = 1,152,921,504,606,846,976$	$10^{18} = 1,000,000,000,000,000,000$
Zetta	Z	$2^{70} = 1,180,591,620,717,411,303,424$	$10^{21} = 1,000,000,000,000,000,000,000$
Yotta	Y	$2^{80} =$ $1,208,925,819,614,629,174,706,176$	$10^{24} = 1,000,000,000,000,000,000,000,000$

Ejercicio

- ¿Cuántos bytes almacena un disco duro de 250 GB ?

Prefijos

Nombre	Abr	Factor	SI
Kilo	K	$2^{10} = 1,024$	$10^3 = 1,000$
Mega	M	$2^{20} = 1,048,576$	$10^6 = 1,000,000$
Giga	G	$2^{30} = 1,073,741,824$	$10^9 = 1,000,000,000$
Tera	T	$2^{40} = 1,099,511,627,776$	$10^{12} = 1,000,000,000,000$
Peta	P	$2^{50} = 1,125,899,906,842,624$	$10^{15} = 1,000,000,000,000,000$
Exa	E	$2^{60} = 1,152,921,504,606,846,976$	$10^{18} = 1,000,000,000,000,000,000$
Zetta	Z	$2^{70} = 1,180,591,620,717,411,303,424$	$10^{21} = 1,000,000,000,000,000,000,000$
Yotta	Y	$2^{80} =$ $1,208,925,819,614,629,174,706,176$	$10^{24} = 1,000,000,000,000,000,000,000,000$

- 1 KB = 1024 bytes, pero en el SI es 1000 bytes
- Los fabricantes de disco duros y en telecomunicaciones emplea el SI.
 - ↳ Un disco duro de 30 GB almacena 30×10^9 bytes
 - ↳ Una red de 1 Mbit/s transfiere 10^6 bps.