| Titulación: | Ingeniería Informática | I I (00) |
| Departamento: | Informática. | Dpto. Informática. |
| Centro: | Escuela Técnica Superior de Ingenierías. ETSE. | |
| Código | Tipo | Curso | Cuatrimestre | Créditos Teoría | Créditos Laboratorio | Curso Académico |
| 13010 | Obligatoria | 4º | Anual | 6 | 3 | 2006-2007 |
Objetivos:
Se estudiará a fondo el diseño de computadores
segmentados, introduciendo aquellos conceptos arquitectónicos que nos
permitirán un mayor rendimiento en la ejecución de instrucciones. Se
definirán y estudiarán también los computadores supersegmentados y la
arquitectura VLIW.
En la segunda parte de la asignatura, se estudia principalmente los
sistemas multiprocesadores. Se explican las redes de interconexión, la
coherencia y consistencia de la memoria, y se dan también los
parámetros y características que permiten evaluar el rendimiento de los
sistemas de computación de altas prestaciones.
Temario:
1. INTRODUCCIÓN A LA ARQUITECTURA DE COMPUTADORES.
1.1 Concepto de Arquitectura.
1.2 Clasificación de las Arquitecturas.
1.3 Diseño del Repertorio de Instrucciones.
1.4 Ejemplos de Juegos de Instrucciones.
2. COMPUTADORES SEGMENTADOS.
2.1 Repaso a la segmentación de instrucciones.
2.2 Diseño de procesador segmentado para DLX.
2.3 Riesgos de la segmentación,
2.4 Las Interrupciones en la segmentación.
2.5 Operaciones multiciclo para DLX.
2.6 Ejemplo de procesador segmentado.
3. SEGMENTACIÓN AVANZADA.
3.1 Paralelismo a nivel de instrucciones.
3.1.1 Desenrrollamiento de bucles.
3.1.2 Segmentación software.
3.2 Predicción dinámica.
3.3 Planificación dinámica de la segmentación.
3.1.1 Marcador.
3.1.2 Algoritmo de Tomasulo.
3.4 DLX superescalar.
3.5 El enfoque VLIW.
3.6 Ejemplos de procesadores actuales.
4. INTRODUCCIÓN A LAS ARQUITECTURAS PARALELAS. [AIC_400.pdf]
4.1 Clasificación.
4.2 Fuentes de paralelismo.
5. COHERENCIA DE LAS CACHES EN MULTIPROCESADORES.
5.1 Coherencia de las caches. [AIC_501.pdf]
5.2 Protocolos de Sondeo. [AIC_502.pdf]
5.3 Esquemas de coherencia basados en directorio.5.4 Modelos de consistencia de memoria.
5.5 Sincronización.
5.6 Generalidades sobre las redes de interconexión.
5.7 Redes de interconexión de multiprocesadores.5.8 Conclusiones
6. EL RENDIMIENTO DE LOS SISTEMAS PARALELOS.
6.1 Magnitudes y medidas del rendimiento.
6.1 Modelos del rendimiento del speed-up.
6.2 Modelos del rendimiento según la granularidad.
Enlaces:
Página WEB relacionada: AC
Prácticas: Pasar a la página --->> http://informatica.uv.es/iiguia/AC/lab_ac.html
| Enunciado | Título | Ficheros Adicionales |
| P1 | Programación básica y estudio del Juego de Instrucciones I. | [WinDLX] [manualDLX] |
| P2 | Estudio del Juego de Instrucciones II. | [datos de Secuencias] |
| P3 | Simulador de técnicas de predicción dinámicas. | [Pra03.s] (Simulador) [ejemplo_P_D.pdf] |
| P4 | Desenrollamiento de bucles. | [series.s] |
| P5 | Segmentación software. | [series.s] |
| P6 | Simulador de caches I. | pru.cpp |
| P7 | Simulador de caches II. | |
| P8 | Estudio de rendimiento en sistemas multiprocesadores. | |
| P9 | Falsa compartición en multiprocesadores y caches asociativas por conjuntos | |
| P10 | Barreras en multiprocesadores con coherencia de cache. |
Listado de alumnos en GRUPO-99 en el curso 2006-07.
Método de Evaluación:
La
nota final estará compuesta por la media aritmética de ambos
cuatrimestres,
sin notas mínimas.
Existirá
un examen parcial al final del primer cuatrimestre para eliminar la
materia del
primer cuatrimestre en el examen de primera convocatoria.
En
la primera convocatoria se realizará un examen de teoría y otro del
laboratorio (20% de la nota final). No se puede realizar el examen de
laboratorio si no se ha asistido a las sesiones de prácticas.
En
segunda convocatoria el 100% de la nota se obtendrá de un único examen
de toda
la asignatura.
Referencias:
|
"Arquitectura de Computadores". Julio Ortega, Mancia Anguita, Alberto Prieto. Ed. Thomson. 2005. ISBN: 84-9732-274-6. |
|
"Arquitectura de computadores. Un enfoque cuantitativo". Jonh L. Hennesy, David A. Patterson. McGraw Hill, 1993 (CI 681.3 HEN (1 copia), CI-Informática (2 copias), Aulas Informáticas (2 copias), fice FE.L/03728) |
|
"Computer Architecture. A Quantitative Approach". JonhL. Hennesy, David A. Patterson. Morgan Kaufmann Publishers, 1996 (CI 681.3 HEN (2 copias), CI-Informática (1 copia)) |
|
"The DLX instruction ser. Architecture handbook". Philip M. Sailer, David R. Kaeli. Morgan Kaufmann Publichers, Inc., San Francisco, California. |
|
"Organización y Arquitectura de computadores. Diseño para optimizar prestaciones". William Stalling. Prentice-Hall, 1996 (CI 681.3 STA (4 copias), CI-Informática (1 copia)) |
|
"Organización de computadores". HAMACHER, V. Carl, VRANESIC, Zvonko G., y ZAKY, Safwat G. 5ª edición. Madrid: McGraw-Hill, 2003. ISBN: 8448139518 |
|
"Parallel Computer Architecture: A Hardware/Software Approach". David E. Culler, Jaswinder P. Singh. Morgan Kaufmann, 1999. |
|
"Advanced Computer Architecture. A design space approach". D. Sima, T. Fountain, P. Kacsuk Ed. Addison-Wesley. 1998. |
|
"Computer Architecture: Pipelined And Parallel Processor Design". Michael J. Flynn. Jones And Bartlett, 1995 (Ci 681.3.06 Fly (1 Copia), Ci-Informática (1 Copia)) |
|
"Computer Architecture, Single And Parallel Systems". Mehdi R. Zargham. Prentice-Hall, 1996. Ci-Informática. |
|
"Memory System And Pipelined Processors" . H.H. Cragon. Jones And Bartlett, 1996. |
|
"Computer Architecture, Design And Performance". Barry Wilkinson. Prentice Hall, 1996 (Ci 681.3 Wil (3 Copias), Ci-Informática (1 Copia)) |
|
"Interconnection Networks; An Engineering Approach". José Duato, Sudhakar Yalmanchili, Y Lionel Ni. Ieee Computer Society, 1997. |
|
"Reading in Computer Architecture". Edited by Mark D. Hill, Norman P. Jouppi, Gurindar S. Sohi. Ed. Morgan Kaufmann, 2000. |
|
"Estructura y diseño de computadores". D.A. Patterson, J.L. Hennessy. Editorial: Reverté. 2000. |
|
"Arquitectura de Microprocesadores. Los Pentium a fondo". J.M. Angulo, I. Angulo y J.L. Gutiérrez. Ed. Thomson. 2003. ISBN: 84-9732-242-8 |