Logo de la Universdad de Valencia Logo Máster Universitario en Ingeniería de Telecomunicación Logo del portal

Síntesis de alto nivel para FPGAs de Xilinx con Vivado-HLS

  • 1 junio de 2016
Gustavo Sutter

Ponente: Gustavo Sutter

Día 02/06/2016

Aula: 3.0.1

Hora: 15:30

La solución hardware a problemas computacionales tiene obvios e innegables beneficios en velocidad y consumo de corriente respecto a una solución basada en microprocesadores. El inconveniente de esta estrategia son los altos costos de desarrollo y dificultad de reúso de las soluciones. Una alternativa altamente utilizada en computación de altas prestaciones es el uso de Hardware Reconfigurable (FPGAs) que permiten performance y consumos como el hardware con la posibilidad de ser reprogramados. El problema sigue siendo los altos costes de desarrollo del flujo de diseño tradicional basado en HDLs (Hardware Description Languages). Afortunadamente en los últimos años las herramientas de síntesis de alto nivel (HLS - High Level Synthesis) permiten describir circuitos desde descripciones C/C++ u otros lenguajes de alto nivel.

En esta charla se introducen los conceptos presentes en la síntesis de alto nivel desde el punto de vista de la herramienta Vivado-HLS del fabricante de FPGAs Xilinx. Tras una introducción se realiza una demo con la herramienta para visualizar los beneficios y flujo de diseño.

Gustavo Sutter, Doctor por la Universidad Autónoma de Madrid, Ingeniero en Sistemas en la Univ. Nacional del Centro de la Prov. de Buenos Aires. Cuenta con más de 15 años de experiencia en diseño de sistemas basados en FPGA. Se especializa en el área de arquitectura de ordenadores, diseños digitales, aritmética de computadores y computación de altas prestaciones. Ha colaborado en múltiples proyectos de investigación nacionales, europeos y de transferencia con empresas. Ha escrito tres libros y más de un centenar de comunicaciones técnicas. Ha dictado cursos en diferentes Universidades y participa activamente en la formación para empresas. Actualmente es docente e investigador en la Escuela Politécnica Superior de la Universidad Autónoma de Madrid y coordina tareas en ElectraTraining para la formación y transferencia en temas de sistemas embebidos, diseño de PCBs y FPGAs.