Logo de la Universitat de València Logo Postgrau Títols propis de la Universitat de València Logo del portal

Màster de Formació Permanent Multinacional en Microelectrònica

Dades generals
Objectius
En els últims temps, les empreses del sector de la microelectrònica i els semiconductors han vist com les seues ofertes de treball quedaven sovint vacants per falta de persones amb la formació demandada per a llocs tan específics. Per tant, l'objectiu fonamental d'aquest Màster és oferir a l'ecosistema VaSiC perfils professionals amb les competències necessàries per a ser directament incorporats en les seues plantilles.
Curs acadèmicCurs 2026/2027
Tipus de cursMàster de Formació Permanent
Modalitat:Presencial
Preu matrícula 7.500 €  

(*) importe preu públic pendent d'aprovació pel Consell Social Universitat de València
Termini de preinscripció17/07/2026
Data d'inici curs setembre 2026
Data de finalització curs setembre 2027
Edició3 ª
Codi títol26811240
Crèdits:60.00 Crèdits ECTS
Horari Vesprades i dissabte
Lloc d'imparticióETSE
Eixida professional
Les eixides professionals previstes estan estretament vinculades als perfils més demandats en aquest àmbit, entre els quals es podrien destacar: Dissenyadors de sistema (arquitectura del xip, partició Hw/Sw, algorítmica, DSP...); desenvolupadors de flux de disseny digital; dissenyadors de processadors i memòries embegudes; dissenyadors analògics; dissenyadors RF i MMIC; enginyers de disseny físic (P&R); dissenyadors de dispositius (layout); enginyers d'estàndards; enginyers de microprogramari; enginyers de programari; enginyers de test; enginyers de qualitat i fiabilitat; enginyers d'embalatge (chiplet...); dissenyadors de sensors i MEMS; tecnòlegs; dissenyadors de dispositius optoelectrònics; dieñadores de PCBs; ...
Direcció
OrganitzadorEscola Tècnica Superior d'Enginyeria (ETSE-UV)
Col·laboradorAnalog Devices, S.L.U / Bosch Service Solutions S.A.U. / Cátedra PERTE Chip en Semiconductores. Universitat de València - Estudi General / MaxLinear Hispania, S.L. / ams OSRAM
DireccióAbilio Candido Reig Escriva
Departament d'Enginyeria Electrònica. Universitat de València
Profesor/a Titular de Universidad
María Teresa Bacete Castelló
Site Director. Maxlinear
Més Informació
Telèfon 96 160 3000
E-mail formacion@adeituv.es
Admissió i matrícula
Termini preinscripció17/07/2026

Documentació electrònica a adjuntar

 

Normes generals

  • En cas de voler presentar la preinscripció i la documentació en suport paper, haurà de descarregar, seguir les instruccions i omplir el següent formulari.
  • No s'admetrà cap sol.licitud d'inscripció que no siga omplida degudament.
  • La persona sol.licitant ha d'acceptar sotmetre's a les proves i/o a l'entrevista que convoque prèviament el comitè de selecció.
  • La selecció la realitzarà la comissió que s'establirà en cada cas seguint les directrius del director del curs.
  • En cas de renúncia a la plaça l'alumne haurà de comunicar-ho a la Fundació Universitat-Empresa de València - ADEIT.

És interessant que consulte el reglament que regula els Títols Propis de Postgrau i Programes de Formació Contínua de la Universitat de València en l'apartat corresponent d'esta mateixa pàgina web.

Important: La taxa d'expedició de Títols i Certificats no està inclosa.

Programa
Dispositivos Electrónicos y fotónicos
 TEORIA (36 hores)
Tema 1. Fonaments d'Electrònica i Física de Semiconductors (6 hores).
1.1. Teoria de bandes i estructura cristal·lina.
1.2. Materials semiconductors: propietats òptiques i elèctriques.
1.3. La unió PN.
Tema 2. Dispositius electrònics (12 hores).
2.1. Díodes.
2.2. Transistor BJT.
2.3. Transistor MOS.
Tema 3. Dispositius fotònics (6 hores).
4.1. Fotodetectores.
4.2. Díode LED i làser.
4.3. Dispositius òptics integrats.
Tema 4. Tecnologia microelectrònica (12 hores).
4.1. Creixement cristal·lí i depòsit de capes primes.
4.2. Recobriment d'oblies: oxidació, implantació iònica i difusió.
4.3. Litografia òptica.
4.4. Definició de patrons per atac químic i plasma.
LABORATORI (24 hores)
1. Simulació i caracterització del díode (3 hores).
2. Simulació i caracterització transistor BJT (3 hores).
3. Simulació i caracterització del transistor MOSFET (3 hores).
4. Implementació d'un amplificador/commutador (3 hores).
5. Caracterització dispositius optoelectrònics (6 hores).
6. Pràctica/demo 1 sala grisa (3 hores).
7. Pràctica/demo 2 sala grisa (3 hores).
 
Diseño CMOS analógico
 TEORIA (30h)
1. Introducció al disseny microelectrónico analògic
2. Disseny CMOS
3. Amplificadors CMOS monoetapa
4. Amplificadors CMOS diferencials
5. Blocs bàsics de disseny i circuits de condicionament
6. Amplificador operacional

LABORATORI (30h)
1. Introducció. Caracterització de transistors MOS.
2. Fuentes i espills de corrent
3. Amplificadors monoetapa
4. Amplificadors diferencials
5. Amplificador diferencial. Anàlisi preliminar.
6. Anàlisis paramètriques
7. Optimització i casos límit ("corners")
8. "Layout". Posicionat i interconnexió.
9. Verificació del layout. DRC. LVS.
10. Extracció de paràmetres. QRC. Xstream.
 
Disseny CMOS digital
 Los contenidos de la teoría se han distribuido en 8 temas y un total de 3 ECTS.

TEORIA
Tema 1: El transistor MOS en conmutación.
En este tema se estudian las características eléctricas básicas del transistor trabajando en conmutación. Se estudia la puerta básica inversora y Schmitt-Trigger.
Tema 2: Puertas básicas CMOS y bloques combinacionales.
Puertas NAND, NOR, XOR. Niveles de ruido. Decodificadores, codificadores, multiplexores, comparadores.
Tema 3: Circuitos secuenciales CMOS.
Latch y flip-flop. Registros de desplazamiento, contadores y otros bloques combinacionales. Máquinas de estados.
Tema 4: Temporización.
Estudio de los tiempos que intervienen en el camino de datos y en el reloj.
Tema 5: Flujo de diseño, descripción y simulación de circuitos.
Flujo de diseño. Introducción a los lenguajes de descripción hardware. Introducción a Verilog para modelado y síntesis. Simulación funcional.
Tema 6: Síntesis y simulación a nivel de puertas.
Herramientas para la síntesis automática. Análisis estático de tiempos. Simulación a nivel de puertas.
Tema 7: Implementación.
Librería general de celdas estándar. Planificación del chip. Emplazado de componentes. Rutado. Síntesis del árbol del reloj. Herramientas para la implementación automática.
Tema 8: Terminación del chip y anillo de entrada/salida.
Anillo IO. PADs del fabricante para IO. Aspectos finales en el acabado del chip.

LABORATORIO
El laboratorio supone un total de 3 ECTS distribuidos en 10 prácticas de 0,3 ECTS cada una.
Práctica 1: El Inversor CMOS.
En esta primera sesión se realiza un tutorial para la creación de un inversor CMOS, a partir de transistores de la librería gpdk045. Se realiza el esquema, simulación de transitorios y DC, layout a partir del esquema. Posteriormente se realiza una verificación de las reglas de diseño DRC, comprobación layout vs schematics, extracción de capacidades y resistencias parásitas y simulación post-layout.
Práctica 2: Puertas lógicas CMOS.
En esta sesión se propone la reali
 zación de diversas puertas lógicas básicas CMOS, a partir de transistores de la librería gpdk045 de Cadence. Se realiza el esquema de una puerta NAND CMOS, simulación de transitorios, layout, verificación DRC, comprobación LVS, extracción de capacidades y resistencias parásitas y simulación post-layout. El diseño de resto de puertas, se propone que se realice a partir de lo aprendido con la puerta NAND.
Práctica 3: Módulos combinacionales.
En esta sesión se propone la realización de módulos combinacionales básicos: multiplexores y sumadores, a partir de transistores. Después se propondrá la ampliación de estos a partir de las de celdas de la librería estándar gsclib045.
Práctica 4: Biestables y módulos secuenciales.
En esta sesión se propone la realización de un biestable D sensible a flanco, a partir de transistores e inversores de la librería de celdas. Se simula su comportamiento y se muestra una metodología para determinar el tiempo de establecimiento del biestable. Finalmente se propone la creación de un contador asíncrono, con biestables y puertas NOT de librería. En este último diseño, se propone que se cree el layout.
Práctica 5: Temporización.
En esta quinta sesión se propone la creación de un contador binario módulo 8, basado en biestables D y lógica de excitación, junto con el análisis de su temporización: frecuencia máxima, etc. Para ello se crea un banco de pruebas y así verificar los cálculos teóricos. Finalmente se propone el layout del contador y se realiza una simulación post-layout, mostrando el cambio de la frecuencia de funcionamiento. Adicionalmente se proponen diseños alternativos, como un contador uno-activo, que mejora la frecuencia de funcionamiento.
Práctica 6: Descripción y simulación con Verilog.
En esta sesión se describe en Verilog un circuito digital simple y se realiza una simulación funcional usando diferentes técnicas y herramientas desde textuales a formas de onda.
Práctica 7: Síntesis y simulación a nivel de puertas.
En esta sesió
 n se sintetiza un circuito descrito en Verilog y se analizan los resultados de temporización estática obtenidos. Se realiza una simulación a nivel de puertas extrayendo las propiedades temporales del circuito sintetizado.
Práctica 8: Implementación.
En esta sesión se implementa de principio a fin un circuito digital, se analizan los tiempos estáticos obtenidos y se comparan con los de la síntesis. Se analiza el layout y chip generado.
Para el desarrollo de las prácticas se precisa de un laboratorio con ordenadores y las herramientas necesarias de Cadence de diseño de circuitos integrados (virtuoso, Layout, Assura, Spectre, Xcelium, Xmsim, Genus, Innovus, etc)
 
Test y verificación
 Bloque I Test (15h)
Teoría (6 h)
Introducción
Tipos de errores
Tipos de tests
Hardware
Instrumentación
Análisis de resultados
Prácticas (9h)
1. Latch up en transistores / Caracterización térmica
2. Automatización de medidas
3. Análisis de datos (R/Matlab)

Bloque II Verificación digital (45h)
Introducción a Verificación Digital (6 h)
Verificación Digital (DV): contexto dentro del flujo de diseño de un chip.
Objetivos. Métricas de verificación. Coverage.
Metodología de trabajo: vPlan, regresiones, bug reporting y bug tracking. Tests dirigidos, tests randomizados, inyección de errores, stress.
Breve introducción a otras disciplinas en DV: verificación formal, emulación, DMS y AMS.
Testeando el test.
SystemVerilog para DV (9 h)
Verilog y SystemVerilog.
Interfaces. Conectando DUT y testbench. Glue logic.
Tipos de datos. Clases y relación entre las clases, patrones de software.
Tareas y funciones.
Randomización y constraints. Estrategias de generación de estímulos.
Hilos y comunicación entre procesos. Eventos, semáforos, mailboxes.
Assertions.
Definición de covergroups y coverpoints. Cross coverage. Sampling.
Breve introducción a DPI.
Ejemplos basados en casos reales.
Introducción a UVM (15 h)
Conceptos básicos de UVM (Universal Verification Methodology). Qué es una librería, un framework y por qué usarlo. Modularización y reusabilidad.
Tipos de componentes: monitor, driver, agente, environment, scoreboard, testcase.
Arquitectura del testbench. Interacciones entre los componentes: llamadas y agregación. Transacciones, secuencias y uso de puertos.
Representación de registros. RAL.
Prácticas (15 h)
Práctica 1: vPlan.
Verificación de un DUT con SystemVerilog y clases.
Familiarización con las principales herramientas: compilador, simulador, visor de gráficas.
Práctica 2 (*2 sesiones): verificación de un DUT con UVM.
Generación de un testbench con todos los componentes.
Generación de testcases dirigidos.
Práctica 3: randomización y assertions con UVM.
Generación de testcase
 s randomizados. Constraints.
Regresiones.
Práctica 4: Coverage.
Creación de covergroups y sampleo.
Análisis de métricas.
Familiarización con las herramientas de recolección de coverage y análisis de métricas.
Consecución de 100% de functional coverage y code coverage.

 
Sistemas embebidos
 TEORIA (30h)
Tema 1: Introducció al disseny de sistemes embeguts.
Tema 2: Arquitectura dels sistemes embeguts.
Tema 3: Comunicació processador amb lògica programable.
Tema 4: Creació perifèrics usuari.
Tema 5: Entorn de desenvolupament programari.
Tema 6: Desenvolupament i depuració programari.
Tema 7: Revisió del disseny de sistemes embeguts en temps real.
Tema 8: Arquitectura avançada d'un sistema embegut.
Tema 9: Depuració del sistema embegut (HW/SW) utilitzant Logic Analyzer.
Tema 10: Interfícies de memòria en un sistema embegut.
Tema 11: Maneig d'interrupcions en sistemes en temps real.
Tema 12: Estudi de baixa latència i alta amplada de banda.
Tema 13: Configuració del processador i creació d'un Bootloader del sistema.
Tema 14: Estudi del profiling i de l'optimització de rendiment d'un sistema embegut.



LABORATORI (30h)
Laboratori 1: Dissenye maquinari d'un sistema embegut bàsic.
Laboratori 2: Afegint IPs en la lògica programable.
Laboratori 3: Creant i afegint perifèrics propis.
Laboratori 4: Escrivint aplicacions programari bàsiques.
Laboratori 5: Depuració de programari utilitzant SDK.
Laboratori 6: Creació d'un sistema embegut complet.
Laboratori 7: Depuració programari/maquinari usant Logic Analyzer.
Laboratori 8: Estenent l'espai de memòria amb BRAM.
Laboratori 9: Accés directe a memòria utilitzant CDMA.
Laboratori 10: Creació d'un Bootloader del sistema embegut.
Laboratori 11: Profiling i optimització de rendiment en sistemes embeguts.
 
Prácticas en empresa
 Els continguts de la matèria seran diferents depenent de la pràctica concreta que s'haja de dur a terme. A continuació es relacionen de manera genèrica les possibles activitats que poden #realitzar
durant les pràctiques externes:
- Disseny microelectrónico analògic o mixt
- Disseny microelectrónico digital
- Test i verificació
- Sistemes embeguts. Programari i maquinari
- Disseny de layout
- Disseny de sistemes electrònics
- Processament digital de senyal en sistemes VLSI
 
Trabajo FIn de Máster
 Els continguts del Treball Fi de Màster seran diferents depenent dels objectius concrets del projecte a realitzar. Poden ser objecte de tema de Treball Fi de Màster tots aquells que siguen propis dels estudis del Màster. En particular, es podran projectar tota classe de sistemes i dispositius microelectrónicos per quants procediments permeta realitzar l'enginyeria actual. També podrà ser objecte del Treball Fi de Màster els treballs de recerca i desenvolupament, i el modelatge teòric o numèric dels dispositius, circuits o sistemes microelectrónicos. Es podran considerar així mateix com a temes de Treball Fi de Màster els estudis relacionats amb els continguts de la Titulació i relatius a equips, fàbriques, instal·lacions, serveis o la seua planificació, gestió o explotació. Per tant els continguts de la matèria seran diferents depenent del treball fi de màster concret que s'haja seleccionat per l'alumne.
 
Seminarios
 Encara que la llista de seminaris serà dinàmica, es proposen, en aquesta primera edició, els següents títols: Fully Integrated Frequency Synthesizers: PLLs for Modern Wireless Communications Systems
WiFi7 Physical layer transceiver design. An overview
Clock Distribution for Modern RF ICs: an overview
SW/HW codesign: FW architectures and development process during System On Chip design
Digital verification: practical use case Business aspects in IC design Verification, Medical applications
Industrial applications,Measurements.
 
Diseño microelectrónico analógico avanzado (A1)
 TEORIA (12h)
1. Revisión de estructuras básicas de circuitos
2. Técnicas de control aplicadas en diseño microelectrónico analógico
3. Ruido
4. Técnicas de layout
5. Ejemplos prácticos de proyectos: referencias de voltaje
6. Ejemplos prácticos de proyectos: reguladores de voltaje

LABORATORIO (18h)
1. Proyecto practico I: Diseño y layout de una referencia de voltaje (parte 1/3)
2. Proyecto practico I: Diseño y layout de una referencia de voltaje (parte 2/3)
3. Proyecto practico I: Diseño y layout de una referencia de voltaje (parte 3/3)
4. Proyecto practico II: Diseño y layout de un regulador de voltaje (parte 1/3)
5. Proyecto practico II: Diseño y layout de un regulador de voltaje (parte 2/3)
6. Proyecto practico II: Diseño y layout de un regulador de voltaje (parte 3/3)
 
Diseño de componentes de radiofrecuencia y microondas integrados (A2)
 TEORIA (20h)
1.Introduction a sistemes de comunicació.
2.Components per a desenvolupament de blocs de ràdio freqüència.
-Extensió models RF
-Mecanismes de degradació i releability
-Línies de transmissió integrades
-encapsulat
-Bobines integrades i extensió de RF de components passius
3. Disseny amplificadors RF.
-Introducció paràmetres #S
-Criteris estabilitat
-Topologies i amplificadors guany programable.
4.. Amplificadors de baix soroll
-topologies
-tècniques cancel·lació soroll
5.Amplificadors de Potència
-topologies
-mecanismes de degradació, SOA i electro migració
6.Mescladors:
-actius vs passius
-tècniques millora linealitat
7.Oscil·ladors
-oscil·ladors d'anell.
-oscil·ladors LC .
-Oscil·ladors Colpits .
-Oscil·ladors controlats digitalment.

LABORATORI (10h)
P1. Disseny i simulació línies de transmissió en inductàncies
P3. Selecció punt de polarització d'un transistor i Layout
P4. Disseny Amplificador baix soroll
P5. Disseny i simulació d'un Mesclador.
P5. Disseny i Simulació d'un VCO
 
Diseño de sistemas microelectrónicos (A3)
 TEORIA
Tema 1: Circuits de capacitats commutades (4h)
Tema 2: Tècniques de compensació d'offset, soroll de baixa freqüència i desapareamiento (4h)
Tema 3: Convertidors de Nyquist (4h)
Tema 4: Convertidors de sobremuestreo (4h)
Tema 5: Sensors de temperatura integrats. (4h)
Tema 6: Frontends per a sensors capacitius, resistivos o inductius (4h)
LABORATORI
Pràctica 1: tècniques de simulació de circuits en temps discret (1.5h)
Pràctica 2: modelatge de comportament de moduladors sigma-delta (1.5h)
Pràctica 3: disseny i simulació de circuits SC per a convertidors Sigma-Delta (1.5h)
Pràctica 4: disseny i simulació d'un sensor de temperatura (1.5h)
 
Diseño microelectrónico digital avanzado (D1)
 TEORIA (15h)

Disseny Digital amb System Verilog (8h)
Codificació de dissenys per a síntesis. (2h)
Codificació de Màquines d'Estat Finites. (1h)
Generació, processament i distribució de rellotges i resets (1.5h)
Sincronització de dades entre dominis de rellotge i dominis de reset (1.5h)
Disseny de Baix Consum amb #UPF. Clock Gating, Power Gating, DVFS. (2h)

Implementació Digital VLSI (7h)
Introducció al Flux d'Implementació Digital (0.5h)
Biblioteca de Cel·les Digitals en Processos de Fabricació Avançats (0.5)
Definició de Restriccions Temporals (1h)
Síntesis (1h)
Disseny per a Test (1h)
Emplaçament i Rutado (1h)
Anàlisi Temporal Estàtica (1h)
Anàlisi de Consum (1h)


LABORATORI (15h)

Projecte practique 1: Disseny RTL (Verilog) (7h)
Codificació de dissenys per a síntesis
Codificació de Màquines d'Estat Finites
Generació, processament i distribució de rellotges i resets
Sincronització de dades entre dominis de rellotge i dominis de reset
Projecte practique 2: implementació (6h)
Síntesi
Disseny per a Test
Emplaçament i Rutado
Projecte practique 3: anàlisi (2h)
Anàlisi Temporal Estàtica
Anàlisi de Consum
 
Procesado digital de señal en diseños VLSI (D2)
 TEORIA (18h)
Tema 1: Introducció a funcions principals d'un sistema de comunicacions
Tema 2: Adquisició de dades
Tema 3: Quantificació
Tema 4: Filtres, interpoladors/diezmadores
Tema 5: Modulació/Demodulación
Tema 6: Optimització de Velocitat, Àrea i Consum

LABORATORI (12h)
Laboratori 1: Arquitectura d'un filtre FIR
Laboratori 2: Implementació d'un filtre FIR
Laboratori 3: Simulació d'un filtre FIR
 
Sistemas digitales integrados. MCU embebidos (D3)
 TEORÍA (18h)
¿ Tema 1: Introducción (2h)
- Difrencias entre uC/Cpu/Core
- Principales fabricantes de CPU del mercado
- Profundizar en la introducción del ARM M4-Cortex como Core de Referencia para el curso
¿ Tema 2: Cortex-M4 core (4h)
- Características del core
- Modelo de memoria
- Registros de proposito general
- Stacks
- Niveles de acceso y modos de programación
- Excepciones
- Vector table
- Fault handling
- Instrumentation Trace Macrocell (ITM)
- AHB Access Port (AHB-AP)
- Bus Matrix
¿ Tema 3: Perifericos del ARM M4-Cortex (4h)
- Nested Vectored Interrupt Controller (NVIC)
- System Controll Block
- System timer
- Memory Protection Unit (MPU)
- Floating-point unit
¿ Tema 4: Herramientas para programar un ARM M4-Cortex (3h)
- Proceso de compilacion
- Toolchain
- Makefile
- Startup file
- Linker script
¿ Tema 5: Integración de una CPU en diferentes microcontroladores (2h)
- ARM M4 por stm32f4 y texas
- ARM M0 por rasberry pico y stm32m0
- Otros ejemplos...
¿ Tema 6: Interaccion del ARM M4-Cortex con los masters y esclavos del Stm32F4 (3h)
- Arquitectura del sistem de un Stm32F4
- Organizacion de la memoria
- Mapa de memoria

LABORATORIO (12h)
¿ LAB1: Interacción con los registros de proposito general y de las configuraciones basicas
¿ LAB2: Cambios de contexto para Irq y Excepciones Vs Interacción funciones caller/callee
¿ LAB3: Creación de un Scheduler
¿ LAB4: Creación Startup file + linker script
¿ LAB5: Migrar todo lo realizado hasta ahora a la toolchain creando un makefile
¿ LAB6: Analisis de consumo de memoria
 
Ingeniería de software para sistemas embebidos (S1)
 Tema 1: Introducción a los sistemas embebidos (1h)
¿ Conceptos básicos de los sistemas embebidos. Características diferenciales
¿ Tipos de sistemas embebidos
¿ Aplicaciones de los sistemas embebidos
¿ Seguridad de los sistemas embebidos
Tema 2: Lenguajes de programación para sistemas embebidos (1h)
¿ Lenguajes de bajo nivel para sistemas embebidos. Ensamblador
¿ Lenguajes de alto nivel para sistemas embebidos. C y herramientas de compilación.
¿ Lenguajes de scripting útiles
¿ Interfaz entre diferentes lenguajes de programación
Tema 3: Arquitecturas SW/HW para sistemas embebidos (1h)
¿ CPUs
¿ Memorias
¿ Hosted/Hostless
¿ Flash/Flashless
¿ SDK y API de clientes
¿ EVKs
Tema 4: Desarrollo de software para sistemas embebidos (1h)
¿ Ciclo de vida del desarrollo de software para sistemas embebidos
¿ Metodologías agiles de desarrollo de software para sistemas embebidos
¿ Herramientas de desarrollo de software para sistemas embebidos
Tema 5: Descripción de características deseables del flujo de desarrollo (2h)
¿ Reduccion del Time-to-market
¿ Definición de requisitos
o Funcionales
o Temporales
o Coste
o Etc.
¿ Arquitectura de Sistema
¿ Co-diseño HW/SW
o Plataformas de pruebas HW/SW
¿ Simulaciones
¿ Emuladores
¿ FPGAs
o Definición de interfaces HW/SW
o HW drivers
o Proceso de `bringup¿
¿ Test Driven Development (TDD)
¿ Control de versiones (SCM)
¿ Gestión de tareas y errores en proyectos (Agile + Jira)
¿ Tests de Sistema
¿ Sistemas de Integración Continua
¿ Test benches
¿ Documentación
Tema 6: Diseño de software para sistemas embebidos (3h)
¿ SW product line: HW and SW configurations
¿ Arquitectura SW de capas, componentes e interfaces
o Diseño para el re-uso
o Capas de abstracción, HAL, OSAL.
o Código independiente de aplicación
o Código dependiente de aplicación
o Componentes de terceros y cuestiones legales
¿ Diseño para compatibilidad hacia atrás
¿ Diseño escalable
¿ Uso extensivo de tecnicas de programacion defensiva (assert)
o Chequeo de hard/soft deadlines
o Cheque
 o de problemas con la memoria (overwrites, stack overflows, etc)
¿ Sistemas operativos de tiempo real (RTOS)
o Configuracion
o Threads y prioridades
o Interrupciones
o Timers
o Stacks
o Primitivas de comunicacion
o Aplicaciones multiprocesador
o Utilidades de debug y analisis del rendimiento
o Problemas recurrentes:
¿ Thread preemption
¿ Tiempo de respuesta a interrupciones
¿ Inversion de prioridades
¿ Tipos de Componentes
o HOST SW: drivers, apps, libs
o Firmware: dev, prod, BIST, loader
o Herramientas y scripts
o Interface públicos / privados

Tema 7: Funcionalidades usuales en sistemas embebidos (2h)
¿ Configuración especifica del producto
o Producción
o Remota
¿ SW upgrades
¿ SDK para extender/cambiar funcionalidad
¿ Flash FS
¿ Interfaces
o JTAG
o UART
o SPI
o Consola de debug/operacion
¿ Watchdog
¿ Herramientas de debug
¿ Memoria dinámica

Tema 8: Optimización de SW en Sistemas Embebidos (2h)
¿ Memoria vs Rendimiento
¿ Coste vs Facilidad en el desarrollo
¿ Requisitos HW
¿ Optimización de Memoria
o Compactación de estructuras de datos
o Datos en memorias compartidas
o Asignación de memoria (linker script)
o Reutilización de memoria
o Implementación de subsets de librerías (matemáticas, libc¿)
¿ Optimización de rendimiento
o Aritmética de punto fijo
o Uso de ensamblador.
o Re-escritura de código para uso de HW específico (DSP)
o DMA
Tema 9: Análisis de fallos en Sistemas Embebidos (2h)
¿ Requisitos HW
¿ JTAG
¿ Unit Tests
¿ Logs (serial, ethernet, files¿).
¿ Debug Buffers
¿ CPU Trace buffer
¿ Memory dumps
¿ Análisis de problemas en tiempo. Profiling
¿ Parseo y visualización de datos.
¿ Debug en sistemas multiprocesador


LABORATORIO:
La duración de cada laboratorio será de 1,5h:

Laboratorio 1: Diseño de la arquitectura de un sistema embebido
¿ Requisitos
¿ Arquitectura y codiseño HW/SW
¿ Ventajas y desventajas de las distintas opciones en cuanto a coste, facilidad de desarrollo, rendimiento, etc.
Laboratorio 2: Máquina virtualizada para desarrollo
¿ Virtualizac
 -Eines de desenvolupament (GNU)
-Sistema de control de versions (GIT)
-Unit tests (Google Test)
-Anàlisi Estàtica de Codi (CppCheck)
-Cobertura de testatge (Gcov)
-Anàlisi dinàmica de Codi (Valgrind/Electric Fence)

Laboratori 3: Implementació de plataforma SW independent de l'aplicació sobre un simulador de RTOS
Laboratori 4: Implementació d'utilitats per a debug (I)
Laboratori 5: Implementació d'utilitats per a debug (I)
Laboratori 6: Implementació de Mock per a simular un HW especifique
Laboratori 7: Implementació d'una aplicació real estafe exemple sobre la plataforma anterior (I)
Laboratori 8: Implementació d'una aplicació real estafe exemple sobre la plataforma anterior (II)
Laboratori 9: Debug funcional de l'aplicació
Laboratori 10: Anàlisi de rendiment i ús de memòria
 
Control de calidad (QA) en sistemas embebidos (S2)
 TEORIA (15h)
Tema 0: Conceptos de validación y aseguramiento de la calidad (QA)
¿ Modelo en V
¿ Requisitos
¿ Pruebas
¿ Depuración y defectos
¿ Conceptos de CI y de CD (Continuous Integration & Continuous Delivery)
Tema 1: Definición de requisitos
¿ Requisitos hardware
¿ Requisitos software
¿ Requisitos de sistema
¿ Herramientas de gestión de requisitos
Tema 2: Definición de prueba a partir de requisitos
¿ Herramientas existentes vs propias
¿ Tipos de pruebas (caja negra, caja blanca, funcionales, no funcionales...)
¿ Definición de indicadores clave de rendimiento (KPI) a partir de requisitos
¿ Definición de criterios de aceptación ¿pass/fail¿
Tema 3: Introducción a la validación de sistemas embebidos
¿ Validación de sistemas embebidos vs sistemas software:
¿ Disponibilidad de recursos
¿ Tiempos de ejecución
¿ Posibilidad de automatización
¿ Definición de sistema bajo prueba
¿ Interacción con el sistema bajo prueba
Tema 4: Ejecución y automatización de pruebas
¿ Definición de bancos de prueba
¿ Pruebas automáticas vs manuales: Por qué automatizar
¿ Automatización:
¿ Codificación: Control de cambios
¿ Instrumentación
¿ Ejecución
¿ Informes
¿ Herramientas:
¿ Lenguajes de programación para pruebas automáticos
¿ Herramientas para registrar progreso de pruebas
¿ Frameworks de prueba
¿ Recolección organizada de datos para informe de defectos
Tema 5: Defectos
¿ Qué es un defecto y cómo identificarlos
¿ Cómo reportar un defecto correctamente
¿ Herramientas de informe y trazabilidad de defectos
Tema 6: CI para productos embebidos
¿ Qué ofrece una herramienta de CI en la validación de productos embebidos:
¿ Definición de trabajos fácilmente repetibles
¿ Distribución de los trabajos entre hardware disponible
¿ Ventajas de tener un CI automatizado:
¿ Optimización de tiempo maquina
¿ Distribución de recursos
¿ Informes de resultados automáticos
¿ Gestión de bancos de prueba:
¿ Coexistencia entre automatización y uso manual de recursos
¿ Interacción de los componentes de un
 entorno de CI
¿ Herramientas habituales de CI:
¿ Jenkins, Teamcity, Jira Workflow
Tema 7: Obtención y análisis de indicadores clave de rendimiento (KPI)
¿ KPI relacionados con el producto:
¿ Rendimiento
¿ Estabilidad
¿ Repetibilidad
¿ KPI relacionados con el entorno de CI:
¿ Cobertura de requisitos
¿ Tiempo entre detección de defecto y el arreglo
¿ Uso de recursos
¿
LABORATORIO (15h)
Laboratorio 1: Definir requisitos a partir de una descripción breve de un producto.
Laboratorio 2: Definición de pruebas a partir de requisitos. Plan de prueba.
Laboratorio 3: Ejecución manual de un plan de prueba. Pruebas exploratorias.
Laboratorio 4: Automatización de las pruebas definidas.
Laboratorio 5: Identificación y reporte de defectos a partir de los resultados de las pruebas.
Laboratorio 6: Creación de un entorno CI completo.
Laboratorio 7: Definición de KPI a partir de requisitos y resultados de las pruebas.
 
Sistemas operativos en tiempo real (S3)
 TEORIA (10h)

¿ Conceptos generales de arquitectura de computadores
o La arquitectura (ISA: Instruction Set Architecture)
¿ Diferencias entre CISC y RISC
o La CPU (Unidad Central de Proceso)
¿ Unidad de control
¿ ALU (Unidad Aritmético-Lógica)
¿ Buses
¿ Cache de instrucciones
¿ Pipelining
¿ Registros
o Cores
o Memoria (ROM, RAM)
¿ Memoria caché
o Periféricos de entrada/salida
¿ Interrupciones
o Microcontroladores

¿ Conceptos generales de software
o Lenguajes de programación
¿ Relación entre juego de instrucciones, código objeto y lenguaje ensamblador
o Tipos de archivo ejecutable
o Compiladores
o El linker o enlazador
¿ Linker scripts y scatter files
o Memoria estática y dinámica
¿ El stack y el heap
o El cargador de arranque o bootloader

¿ Tiempo real y conceptos de RTOS
o RTOS vs GPOS
¿ Latency
o RTOS vs ¿bare-metal¿ (¿super loop¿)
o Kernel / Scheduler
¿ preemptive time-slicing
¿ cooperative time-slicing
¿ Tick, Idle task, Ticless idle
o Interrupciones hardware y software
o Tareas e hilos
¿ thread stack
¿ prioridades
o Paralelismo y concurrencia
¿ Sección Crítica
¿ Semáforos, mutex y operaciones atómicas
¿ Colas de mensajes o otros mecanismos
¿ Condition variables
¿ Problemas clásicos
¿ productor/consumidor
¿ condición de carrera
¿ inversión de prioridades
o Procesadores multi-core
¿ SMP (Symetric Multi-Processing)
¿ AMP (Asymmetric Multi-Processing)
o Comunicación entre tareas

¿ Análisis de los RTOS más comúnmente usados
o FreeRTOS
o MicroC/OS-II (uCOS)
o ThreadX
o RTEMS
o Zephyr
o VxWorks

¿ RTOS en FPGAs
o Procesadores softcore. Ejemplos
¿ Xilinx Microblaze
¿ Tensilica Xtensa
¿ Implementaciones RISC-V (Mi-V RV32, NEORV32, FEMTORV32)

LABORATORIO (20h)
Proyecto de un pequeño sistema controlado por RTOS:
Control de un ventilador accionado por motor DC (PWM) de forma automática mediante sensor de temperatura y controlable mediante comandos por Ethernet.

 
Proyecto industrial en microelectrónica
 Els continguts del "Projecte Industrial en Microelectrònica" seran diferents depenent dels objectius concrets del projecte a realitzar. Poden ser objecte de tema d'aquells que siguen propis dels estudis del títol. En particular, es podran projectar tota classe de sistemes i dispositius microelectrónicos per quants procediments permeta realitzar l'enginyeria actual. També podrà ser objecte del Projecte Industrial en Microelectrònica els treballs de recerca i desenvolupament, i el modelatge teòric o numèric dels dispositius, circuits o sistemes microelectrónicos. Es podran considerar així mateix els estudis relacionats amb els continguts del títol relatius a equips, fàbriques, instal·lacions, serveis o la seua planificació, gestió o explotació.
 
Professorat
Nom Cognoms Vinculació + info
Alejandro Acuña Muñoz Ingeniero de Diseño Analógico. Maxlinear
Andrés Almarcha López Senior Staff Digital IC Design Verification Technical Lead
María Teresa Bacete Castelló Site Director. Maxlinear
José Antonio Boluda Grau Profesor/a Titular de Universidad + info
Javier Calpe Maravilla Profesor/a Titular de Universidad + info
Miguel Chanca Martín IC Lead. Robert Bosch
Fausto Codina Ferrús Senior Manager Layout. Analog Devices
Enrique Company Bosch Analog Design Manager. Analog Devices
Pablo Cruz Dato Digital Architect. Bosch.
Francisco Escuder Roberto Responsable de software. MaxLinear Hispania, S.L.
Luis Alfonso Espinosa Ortega Ingeniero de Firmware. Analog Devices, S.L.U
José Manuel García González Senior Principal design engineer. Ams-OSRAM
Raimundo García Olcina Profesor/a Titular de Universidad + info
Javier García Sevilla Systems Engineering Manager
Marcos Hervás García Ingeniero de Diseño Digital. MaxLinear Hispania, S.L.
Francisco Javier Jiménez Marquina Director de Ingeniería.MaxLinear
Jose Rafael Lajara Vizcaino Profesor/a Asociado de Universidad + info
Enrique Llorens Bufort Ingeniero de Diseño Digital. MaxLinear Hispania, S.L.
José Marqués Hueso Investigador/a distinguido/a Beatriz Galindo. Universitat de València + info
Álvaro José Moreno Florido Ingeniero de Verificación digital
Fernando Pardo Carpio Catedrático/a de Universidad + info
Joaquin Pérez Soler Profesor/a Titular de Universidad + info
Sebastien Poirier Principal engineer. Ams OSRAM
Ricardo Pureza Coimbra Principal Analog Design Engineer.Analog Devices
Abilio Candido Reig Escriva Profesor/a Titular de Universidad + info
Samuel Rodríguez Rodríguez Ingeniero de Verificación
Antonio Jesús Rubio Salcedo Ingeniero de Verificación de Diseño. Analog Devices, S.L.U
Rubén Salvador Edo Diseñador Digital de Circuitos.Analog Devices, S.L.U
Rafael Serrano-Gotarredona Director General. ams-OSRAM
Jesús Soret Medel Profesor/a Titular de Universidad + info
Issac Suarez Alvarez Profesor/a Titular de Universidad + info
Riccardo Tonietto Analog IC Designer. Bosch
José Gabriel Torres País Profesor/a Titular de Universidad + info
Ramón Tortosa Navas Principal Engineer. Analog Devices, S.L.U
Lucas Valentin García Algorithms and Machine Learning Engineer. Analog Devices, S.L.U
Metodologia
Metodologia
El centre responsable del Màster de Formació Permanent Multinacional en Microelectrònica és la Escola Tècnica Superior d'Enginyeria (ETSE), i s'impartirà de manera presencial, en castellà, en horari de vesprades i dissabte. S'articularà un programa de beques finançat per la Càtedra PERTE Xip per a sufragar les matrícules de els/as estudiants d'aquest títol. Aquest Màster propi es desenvolupa en 60 ECTS, entre els quals s'inclouen 6 de pràctiques en empresa i 9 de TFM, tots ells a desenvolupar en projectes en empreses de VaSiC. La primera meitat del màster consistirà en cinc assignatures fonamentals, de 6 ECTS cadascuna, on es presentaran continguts de Dispositius electrònics i fotònics, Disseny CMOS analògic, Disseny CMOS digital, Test i verificació i Sistemes embeguts. Aquests continguts seran impartits principalment per professorat de la ETSE. En la segona part, juntament amb les PdE i el TFM, l'alumnat podrà triar entre tres itineraris: Disseny microelectrónico avançat analògic i mixt, Disseny digital avançat i Sistemes-en-Xip (SoC). Per a això, es podran triar cinc asignautas optatives de 3 ECTS cadascuna entre nou possibles, i una de Seminaris. Aquestes asiganturas seran impartides en la seua pràctica totalitat per professorat especialista de les empreses de VaSiC. Totes les assignatures, tant les fonamentals com les optatives, inclouran continguts teòrics i continguts pràctics. L'alumnat disposarà d'ordinadors adequats amb les eines utilitzades en l'estàndard industrial per al desenvolupament i anàlisi dels sistemes que es proposen: Cadence, Synopsys, desenvolupament ARM, Matlab... També disposaran de l'instrumental necessari per al test i caracterització dels dispositius que s'estudien. Es preveuen pràctiques en sala blanca.
FAQ

TIPUS DE TÍTOLS I CRÈDITS

 
QUINA DIFERÈNCIA HI HA ENTRE UN MÀSTER OFICIAL I UN MÀSTER DE FORMACIÓ PERMANENT DE LA UNIVERSITAT DE VALÈNCIA?
 
S'entén per màster oficial el conjunt d'ensenyaments reglats de postgrau amb validesa a tot el territori nacional i a l'espai europeu d'ensenyament superior (EEES) que han superat un procés d'elaboració i aprovació d'acord amb les normes legals dictades pel Govern i les comunitats autònomes (lleis, decrets, ordres), reconegut en el marc de les normes i acords de l'EEES.

El màster de formació permanent es refereix a estudis que han de superar un procés normatiu intern més flexible i diversificat (a la Universitat), pensat per a oferir un tipus de formació que s'adiga amb les demandes de la societat. En determinats supòsits, aquests estudis propis poden servir per a l'exercici d'activitats professionals, sempre que la normativa legal així ho establisca.
 
 
QUÈ ÉS UN CRÈDIT ECTS?
 
ECTS és l'acrònim d'European Credits Transfer System. És una manera de mesurar la duració dels estudis universitaris que preveu diferents factors, com ara l'assistència a sessions teòriques, l'elaboració de treballs pràctics o la dedicació a pràctiques.

Cada crèdit suposa 25 hores de càrrega de treball de l'estudiant. En els títols propis de la Universitat de València, 1 crèdit ECTS està reconegut amb 10 hores de docència. Per exemple, un curs de 3 crèdits ECTS està reconegut amb 75 hores de dedicació de l'estudiant, de les quals 30 hores són de docència.
QUINS TÍTOLS PROPIS OFEREIX LA UNIVERSITAT DE VALÈNCIA? REQUISITS D'ACCÉS
La Universitat de València renova anualment la seua oferta de títols propis. En aquesta oferta podem trobar els títols de postgrau següents: màsters de formació permanent (60, 90 o 120 crèdits ECTS), diplomes d'especialització (entre 30 i 59 crèdits ECTS) i experts universitaris (entre 15 i 29 crèdits ECTS).
 
Tipus de títols propis Crèdits Requisits d'accés
Màster de formació permanent 60,90 o 120 ECTS Titulats universitaris amb titulació oficial o equivalent (*)
Diploma d'Especialització 30-59 ECTS Titulats universitaris amb titulació oficial o equivalent (*)
Expert/a universitari/ària 15-29 ECTS Titulats universitaris amb titulació oficial o equivalent (*)

(*) S'hi permet l'accés, condicionada a l'obtenció del títol universitari de grau en el mateix curs acadèmic, a les persones a les quals els falte menys d'un 10% dels crèdits per a acabar aquests estudis
 
 
QUINS TÍTOLS DE FORMACIÓ CONTÍNUA OFEREIX LA UNIVERSITAT DE VALÈNCIA? REQUISITS D'ACCÉS
 
En aquesta oferta podem trobar els títols de formació contínua següents: certificats de formació contínua (15 - 30 crèdits ECTS), i microcredencials universitàries (fins a 15 crèdits ECTS).
 
Tipus de formació contínua Crèdits Requisits d'accés
Certificat de formació contínua 15-30 ECTS No cal acreditar titulació
Microcredencial universitària Fins a 15 ECTS Es pot requerir o no titulació universitària prèvia (*)


(*) Els requisits d'accés s'especifiquen en la memòria del curs.

 

CONVALIDACIÓ D'ESTUDIS

 
HI HA LA POSSIBILITAT D'OBTENIR ALGUN TIPUS DE CONVALIDACIÓ D'ESTUDIS?
 
Pel que fa als títols propis, les ofertes formatives es renoven anualment i no són convalidables.

En els títols propis no hi ha la possibilitat de convalidació acadèmica, excepte en el cas dels màsters de formació permanent amb estructura modular, que són aquells que poden estar integrats per diplomes d'especialització i/o experts/es universitaris/àries. La matrícula a un màster de formació permanent d'estructura modular pot ser del curs complet o de cadascun dels seus mòduls per separat, i és possible cursar-los en diferents anys acadèmics.

En cap cas no permeten l'accés als estudis oficials de doctorat.
 

SOL·LICITUD D'INFORMACIÓ

 
ON PUC OBTENIR INFORMACIÓ D'UN CURS EN CONCRET?
 
En la pàgina web https://postgrado.adeituv.es/ca-valencia/home.htm trobarás tota la informació referent a cadascun dels títols oferits.
 

ADMISSIÓ I MATRÍCULA

 
COM PUC REALITZAR LA PREINSCRIPCIÓ A UN CURS?
 
Pots fer la preinscripció a un títol propi electrònicament a través de l'apartat que trobaràs en la web de cada curs. També pots imprimir la FITXA DE PREINSCRIPCIÓ , omplir-la i enviar-la juntament amb tota la documentació sol·licitada a l'adreça de correu electrònic informacion@adeituv.es o per correu (o en persona) a: Fundació Universitat Empresa de València (plaça de la Mare de Déu de la Pau, 3 - 46001 València).
 
 
POT UN ESTUDIANT ESTRANGER AMB UN TÍTOL NO HOMOLOGAT ACCEDIR A AQUESTS ESTUDIS?
 
Sí, sempre que siga autoritzat per la direcció del curs.
 
 
EL PAGAMENT QUE REALITZE EN LA MATRÍCULA, QUÈ INCLOU?
 
El pagament del preu públic de la matrícula inclou:

- L'accés a totes les accions formatives del curs i/o a la plataforma virtual que el suporte.

- El dret a l'obtenció del carnet universitari.

- Tot el material que la direcció del curs estime oportú.

- Una assegurança de responsabilitat civil i d'accident a l'entorn del curs.

Les taxes d'emissió del certificat estan incloses en els cursos de formació contínua (certificat de formació contínua i microcredencial universitària). En els títols propis, les taxes d'emissió de títols i certificats NO estan incloses.
 
 
COM SOL·LICITAR EL CARNET UNIVERSITARI?
 
Passos a seguir per sol·licitar el carnet universitari per primer cop.

Paso 1
https://secvirtual.uv.es/

Paso 2
Punxar a Accedir Secretària Virtual

Paso 3
Introduir usuari i contrasenya de la universitat. És el que et va sortir quan et vas matricular a la Universitat.

Paso 4
Punxar a canviar la fotografia

Paso 5
Pujar foto amb la mida indicada

Paso 6
A partir d'aquell moment ja es disposarà de la targeta virtual.

Paso 7
Descarregar la L'APP MÒBIL UV
 
ES POT FRACCIONAR EL PAGAMENT DE LA MATRÍCULA?
 
El pagament es pot fraccionar sempre que l'import de la matrícula supere la quantitat de 500 euros i la duració del curs siga superior a tres mesos:
 
  • Fins a 1.000 euros: dos terminis, la meitat en el moment de l'admissió i l'altra meitat als dos mesos de la data d'inici del curs.
  • Superior a 1.000 euros: tres terminis, un terç en el moment de l'admissió, un altre terç als dos mesos de la data d'inici del curs i el terç restant als quatre mesos.


Per als cursos de més de dos anys de duració, s'ha d'abonar el 50% de l'import total de la matrícula en el moment de l'admissió al curs i l'altre 50% a l'inici del segon any del curs.

*És requisit indispensable per al fraccionament lliurar el document d'ORDRE DE DOMICILIACIÓ DE DEUTE DIRECTE SEPA, emplenat i signat (*que es pot descarregar des del formulari de preinscripció).

*El primer pagament sempre s'ha de fer motu proprio per l'estudiant a través del procediment facilitat en l'admissió. Els pagaments següents es domicilien al compte bancari facilitat.

*L'impagament d'algun dels terminis comporta l'anul·lació de la matrícula de l'estudiant sense dret al reintegrament de la quantitat ja satisfeta.

 

EN QUINS CASOS ES POT RETORNAR L'IMPORT DE LA MATRÍCULA?
 
Les quantitats abonades en concepte de matrícula no es retornen una vegada s'ha iniciat el curs. Si l'estudiant causa baixa abans d'iniciar-lo, es retornaran dos terços del preu públic de la matrícula, en cas de pagament únic, després de la presentació de la corresponent sol·licitud. En cas de pagament fraccionat, s'abonarà la quantitat que excedisca d'un terç del preu públic de matrícula.

L'anul·lació de la matrícula després d'iniciar-se el desenvolupament dels estudis no dona dret a la devolució de les taxes pagades, excepte en casos excepcionals a causa de malaltia greu o fallida econòmica de la unitat familiar, degudament justificats documentalment.
 
 
HI HA ALGUN TIPUS DE DESCOMPTE A l'HORA D'ABONAR LA MATRÍCULA?
 
Els estudiants de títols propis de postgrau i formació contínua no es poden acollir a les exempcions que preveu el decret de la Generalitat Valenciana que regula les taxes per prestació de serveis acadèmics universitaris per a cada curs acadèmic.
 

AUTOMATRÍCULA

 
AJUDA AL PROCEDIMENT D?AUTOMATRÍCULA (NOMÉS PER A AQUELLES PERSONES QUE JA HAN SIGUT ADMESES)
 
Una vegada formalitzat el pagament, l'estudiant rebrà una notificació amb les instruccions per a realitzar l'acte de matrícula a través de la plataforma de la Universitat de València.

Per a obtenir el manual amb les instruccions del procediment, cliqueu ACÍ

En cas de tenir algun dubte sobre aquest tema, contacteu amb nosaltres mitjançant l'adreça
electrònica: informacion@adeituv.es
 

PRÀCTIQUES

 
HI HA LA POSSIBILITAT DE REALITZAR PRÀCTIQUES EN EMPRESES O INSTITUCIONS?
 
Sí, sempre que ho preveja l'organització dels estudis. Aquestes pràctiques poden formar part del pla d'estudis (curriculars), i en aquest cas les han de realitzar tots els alumnes matriculats, o poden ser un complement formatiu addicional a la programació acadèmica (extracurriculars), i en aquest cas no és necessari que les realitzen tots els alumnes matriculats. Es poden fer fins a 900 hores de pràctiques.

Més informació: https://www.adeituv.es/practicas/postgrado-propios/?lang=ca
 
 
CAL FORMALITZAR ALGUN CONVENI PER REALITZAR LES PRÀCTIQUES EN EMPRESES/INSTITUCIONS?
 
Sí, és necessari subscriure un conveni entre la Universitat i l'empresa/institució per al desenvolupament de les pràctiques. Aquest conveni, que el gestiona la direcció dels estudis a través d'ADEIT, Fundació Universitat-Empresa de València, ha de recollir les dades bàsiques de l'activitat que es desenvoluparà durant les pràctiques, així com les signatures de l'alumne/a, dels tutors o tutores de l'empresa i dels tutors o tutores de la Universitat.
 

AVALUACIÓ

 
QUIN ÉS EL SISTEMA D'AVALUACIÓ?
 
L'organització de cada curs indica els procediments d'avaluació específics. En qualsevol cas, però, és requisit necessari per a obtenir el títol aprovar totes les assignatures dels estudis corresponents d'acord amb el procediment que estableix la guia docent.

Només quan s'ha acabat el postgrau i les actes estan tancades i registrades per la Universitat de València, es pot sol·licitar el certificat o títol acreditatiu de la formació. L'estudiant rebrà, al seu moment, una notificació amb les instruccions per obtenir-lo.

La qualificació final dels títols propis de postgrau és el resultat de la mitjana ponderada de les notes obtingudes en cadascuna de les assignatures, inclòs el TFM (en el cas dels títols de màster).

En el cas dels cursos de formació contínua, s'atorguen únicament les qualificacions d'apte o no apte.
 

EXPEDICIÓ DE TÍTOLS PROPIS I CERTIFICATS

 
QUI EXPEDEIX ELS TÍTOLS DE POSTGRAU?
 
Els títols propis de la Universitat de València són expedits pel rector o la rectora segons un model normalitzat i en queda constància en el registre de títols de la Universitat. En aquests títols es fa esment exprés que no tenen caràcter oficial.
 
 
QUINA TITULACIÓ OBTINC?
 
Títols propis

El fet de superar els estudis de màster de formació permanent dona dret a l'obtenció del corresponent títol de màster de formació permanent en '...' per la Universitat de València.El fet de superar els estudis de diploma d'especialització dona dret a l'obtenció del corresponent diploma d'especialització en '...' per la Universitat de València.

El fet de superar els estudis d'expert/a universitari/ària dona dret a l'obtenció del corresponent títol d'expert/a universitari/ària en '...' per la Universitat de València.

Una vegada superats els títols propis és possible sol·licitar un certificat que inclou: matèries, crèdits, modalitat d'impartició i nota.

Formació contínua

El fet de superar els estudis de certificat de formació contínua dona dret a l'obtenció del corresponent certificat de formació contínua en '...' per la Universitat de València.

I el fet de superar els estudis de microcredencials universitàries dona dret a l'obtenció de la corresponent certificació de microcredencial universitària en '...' per la Universitat de València.

Aquestes certificacions són d'aprofitament i inclouen la denominació del curs i el nombre de crèdits.

Les taxes d'emissió de títol o certificat que acredita la realització del curs per part de la Universitat de València no estan incloses en l'import de la matrícula, excepte en el cas de la formació contínua (certificat de formació contínua i microcredencial universitària).
Accés i Resultats d'Aprenentatge
Requisits titulació
Els perfils d'ingrés recomanat es correspondran als perfils formatius dels següents plans d'estudi a nivell de grau: Enginyeria Electrònica de Telecomunicació, Enginyeria en Tecnologies i Serveis de Telecomunicació, Enginyeria de Tecnologies de Telecomunicació, Enginyeria Electrònica Industrial, Enginyeria Electrònica i Automàtica Industrial, Ingenieria Electronica Industrial i Automàtica, Informàtica Industrial i Robòtica, Ingenieria Informàtica, o graus, nacionals o estrangers, amb una alta afinitat als ací enumerats.
També podrien considerar graduats en: Enginyeria de l'Energia, Enginyeria Aeroespacial, Enginyeria Telemàtica, Enginyeria Robòtica, Enginyeria Física, o títols afins.
En menor mesura, podrien considerar perfils científics tradicionals com a Grau en Física, Grau en Matemàtiques o Grau en Ciència de Dades.
Es permetrà l'accés a l'estudiantat que li falte menys d'un 10% dels crèdits per a acabar els estudis de grau, de forma condicionada al fet que s'aproven durant el mateix curs acadèmic.
Respecte al perfil personal de l'estudiant que millor s'adapta, correspon a persones que vulguen aprofundir amb rigor en els coneixements i les habilitats que es requereixen per a #especialitzar en les àrees descrites per a l'orientació professional. Així haurien de tindre una afinitat amb la microelectrònica com a motor en amplis sectors socioeconòmics, i especialment, com a contribució essencial en sectors estratègics industrials.
Criteris admissió
Com a criteris generals, la direcció del Màster utilitzarà els següents aspectes per a valorar les sol·licituds dels alumnes:
- Titulació (tenint en compte l'afinitat del mateix amb els continguts del Màster).
- Expedient acadèmic.
- Curriculum vitae (valorant els cursos rebuts, els mèrits d'investigació i l'experiència professional, relacionats amb els continguts del Màster).
En el cas que la demanda d'estudiants siga superior a l'oferta i siga necessària una selecció dels estudiants, aquesta serà realitzada d'acord amb criteris científics i acadèmics basats en la següent taula de ponderació:
Formació de partida i títol amb el qual s'accedeix al Màster (els Graduat en Ingenieria Electronica de Telecomunicacion i els Graduat en Ingenieria Electronica Industrial obtenen la màxima puntuació) 30%
Qualificació mitjana de l'expedient de la titulació d'accés. 40%
Curriculum vitae presentat (amb justificació documental de mèrits al·legats). Si es considera convenient es podrà realitzar una entrevista personal sobre els mèrits al·legats i la prioritat enfront d'altres màsters 30%
Resultats d'aprenentatge
S'identifiquen els següents:
-Dissenyar circuits integrats digitals, analògics i mixtos.
-Dissenyar i programar sistemes integrats en xip (SoC).
-Utilitzar sensors electroòptics en tecnologies CMOS i híbrides.
-Dissenyar, depurar i programar sistemes integrats multiprocessador complexos.
-Generar middleware i programari de sistemes integrats adaptats a la seua arquitectura.
-Dissenyar, programar i validar circuits i sistemes integrats d'aplicació específica.
-Verificar i testar circuits integrats utilitzant diferents tecnologies i eines.
-Dissenyar circuits integrats monolítics d'alta freqüència (MMIC).
-Capacitat de realitzar el disseny físic, optimització i caracterització de materials semiconductors i dispositius per a aplicacions microelectròniques integrades.
-Dissenyar sensors, transductors i circuits d'interfície i condicionament amb tecnologies MEMs i altres adequades per a la hibridació amb CMOS.
-Analitzar aspectes metodològics i aspectes d'assemblatge i encapsulat de sistemes electrònics i fotònics.
-Considerar competències de procés adequades en entorns de fabricació, testatge, assemblatge i encapsulat on es materialitzen els dissenys en les diferents tecnologies contemplades.
-Monitorar i realitzar controls de qualitat dels diferents processos d'una seqüència de fabricació de semiconductors a través de diferents tipus de metrologia (mesures elèctriques, òptiques, optoelectròniques, etc.).
-Gestionar i participar en processos de qualitat, fiabilitat i certificació.
Contacte