Logo de la Universitat de València Logo Postgrau Títols propis de la Universitat de València Logo del portal

Màster de Formació Permanent Multinacional a Microelectrònica

Dades generals
Objectius
En els darrers temps, les empreses del sector de la microelectrònica i els semiconductors han vist com les seves ofertes de treball quedaven freqüentment vacants per manca de persones amb la formació demandada per a llocs tan específics. Per tant, l'objectiu fonamental d'aquest Màster és oferir a l'ecosistema VaSiC perfils professionals amb les competències necessàries per ser directament incorporats a les plantilles.
Curs acadèmicCurs 2026/2027
Tipus de cursMàster de Formació Permanent
Modalitat:Presencial
Preu matrícula 7.500 € - Preu general  

(*) importe preu públic pendent d'aprovació pel Consell Social Universitat de València
Termini de preinscripció17/07/2026
Data d'inici curs setembre 2026
Data de finalització curs setembre 2027
Edició3 ª
Codi títol26811240
Crèdits:60.00 Crèdits ECTS
Horari Tardes i dissabte
Lloc d'imparticióETSE
Eixida professional
Les sortides professionals previstes estan estretament vinculades als perfils més demanats en aquest àmbit, entre els quals es podrien destacar: Dissenyadors de sistema (arquitectura del xip, partició Hw/Sw, algorítmica, DSP...); desenvolupadors de flux de disseny digital; dissenyadors de processadors i memòries embegudes; dissenyadors analògics; dissenyadors RF i MMIC; enginyers de disseny físic (P&R); dissenyadors de dispositius (layout); enginyers d'estàndards; enginyers de microprogramari; enginyers de programari; enginyers de test; enginyers de qualitat i fiabilitat; enginyers de packaging (xiplet...); dissenyadors de sensors i MEMS; tecnòlegs; dissenyadors de dispositius optoelectrònics; dissenyadors de PCBs; ...
Direcció
OrganitzadorEscola Tècnica Superior d'Enginyeria (ETSE-UV)
Col·laboradorAnalog Devices, S.L.U / Bosch Service Solutions S.A.U. / Cátedra PERTE Chip en Semiconductores. Universitat de València - Estudi General / MaxLinear Hispania, S.L. / ams OSRAM
DireccióAbilio Candido Reig Escriva
Departament d'Enginyeria Electrònica. Universitat de València
Profesor/a Titular de Universidad
María Teresa Bacete Castelló
Site Director. Maxlinear
Més Informació
Telèfon 96 160 3000
E-mail formacion@adeituv.es
Admissió i matrícula
Termini preinscripció17/07/2026

Documentació electrònica a adjuntar

 

Normes generals

  • En cas de voler presentar la preinscripció i la documentació en suport paper, haurà de descarregar, seguir les instruccions i omplir el següent formulari.
  • No s'admetrà cap sol.licitud d'inscripció que no siga omplida degudament.
  • La persona sol.licitant ha d'acceptar sotmetre's a les proves i/o a l'entrevista que convoque prèviament el comitè de selecció.
  • La selecció la realitzarà la comissió que s'establirà en cada cas seguint les directrius del director del curs.
  • En cas de renúncia a la plaça l'alumne haurà de comunicar-ho a la Fundació Universitat-Empresa de València - ADEIT.

És interessant que consulte el reglament que regula els Títols Propis de Postgrau i Programes de Formació Contínua de la Universitat de València en l'apartat corresponent d'esta mateixa pàgina web.

Important: La taxa d'expedició de Títols i Certificats no està inclosa.

Programa
Dispositius Electrònics i fotònics
 TEORIA (36 hores)
Tema 1. Fonaments dElectrònica i Física de Semiconductors (6 hores).
1.1. Teoria de bandes i estructura cristal·lina.
1.2. Materials semiconductors: propietats òptiques i elèctriques.
1.3. La unió PN.
Tema 2. Dispositius electrònics (12 hores).
2.1. Diodes.
2.2. Transistor BJT.
2.3. Transistor MOS.
Tema 3. Dispositius fotònics (6 hores).
4.1. Fotodetectors.
4.2. Diode LED i làser.
4.3. Dispositius òptics integrats.
Tema 4. Tecnologia microelectrònica (12 hores).
4.1. Creixement cristal·lí i dipòsit de capes primes.
4.2. Recobriment d'oblees: oxidació, implantació iònica i difusió.
4.3. Litografia òptica.
4.4. Definició de patrons per atac químic i plasma.
LABORATORI (24 hores)
1. Simulació i caracterització del díode (3 hores).
2. Simulació i caracterització transistor BJT (3 hores).
3. Simulació i caracterització del transistor MOSFET (3 hores).
4. Implementació d'un amplificador/commutador (3 hores).
5. Caracterització dispositius optoelectrònics (6 hores).
6. Pràctica/demo 1 sala grisa (3 hores).
7. Pràctica/demo 2 sala grisa (3 hores).
 
Disseny CMOS analògic
 TEORIA (30h)
1. Introducció al disseny microelectrònic analògic
2. Disseny CMOS
3. Amplificadors CMOS monoetapa
4. Amplificadors CMOS diferencials
5. Blocs bàsics de disseny i circuits de condicionament
6. Amplificador operacional

LABORATORI (30h)
1. Introducció. Caracterització de transistors MOS.
2. Fonts i miralls de corrent
3. Amplificadors monoetapa
4. Amplificadors diferencials
5. Amplificador diferencial. Anàlisi preliminar.
6. Anàlisis paramètriques
7. Optimització i casos límit ("corners")
8. "Layout". Posicionat i interconnexió.
9. Verificació del layout. DRC. LVS.
10. Extracció de paràmetres. QRC. Xstream.

 
Disseny CMOS digital
 Els continguts de la teoria han estat distribuïts en 8 temes i un total de 3 ECTS.

TEORIA
Tema 1: El transistor MOS en commutació.
En aquest tema sestudien les característiques elèctriques bàsiques del transistor treballant en commutació. S?estudia la porta bàsica inversora i Schmitt-Trigger.
Tema 2: Portes bàsiques CMOS i blocs combinacionals.
Portes NAND, NOR, XOR. Nivells de soroll. Decodificadors, codificadors, multiplexors, comparadors.
Tema 3: Circuits seqüencials CMOS.
Latch i flip-flop. Registres de desplaçament, comptadors i altres blocs combinacionals. Màquines d´estats.
Tema 4: Temporització.
Estudi dels temps que intervenen en el camí de dades i en el rellotge.
Tema 5: Flux de disseny, descripció i simulació de circuits.
Flux de disseny. Introducció als llenguatges de descripció maquinari. Introducció a Verilog per a modelatge i síntesi. Simulació funcional.
Tema 6: Síntesi i simulació a nivell de portes.
Eines per a la síntesi automàtica. Anàlisi estàtica de temps. Simulació a nivell de portes.
Tema 7: Implementació.
Llibreria general de cel·les estàndard. Planificació del xip. Emplaçat de components. Rutat. Síntesi de l'arbre del rellotge. Eines per a la implementació automàtica.
Tema 8: Terminació del xip i anell dentrada/sortida.
Anell IO. PADs del fabricant per a IO. Aspectes finals a l'acabat del xip.

LABORATORI
El laboratori suposa un total de 3 ECTS distribuïts en 10 pràctiques de 0,3 ECTS cadascuna.
Pràctica 1: L'Inversor CMOS.
En aquesta primera sessió es fa un tutorial per crear un inversor CMOS, a partir de transistors de la llibreria gpdk045. Es realitza lesquema, simulació de transitoris i DC, layout a partir de lesquema. Posteriorment es realitza una verificació de les regles de disseny DRC, comprovació layout vs schematics, extracció de capacitats i resistències paràsites i simulació post-layout.
Pràctica 2: Portes lògiques CMOS.
En aquesta sessió es proposa la realitat
 ció de diverses portes lògiques bàsiques CMOS, a partir de transistors de la llibreria gpdk045 de Cadence. Es realitza lesquema duna porta NAND CMOS, simulació de transitoris, layout, verificació DRC, comprovació LVS, extracció de capacitats i resistències paràsites i simulació post-layout. El disseny de la resta de portes, es proposa que es realitzi a partir del que s'ha après amb la porta NAND.
Pràctica 3: Mòduls combinacionals.
En aquesta sessió es proposa la realització de mòduls combinacionals bàsics: multiplexors i sumadors, a partir de transistors. Després se'n proposarà l'ampliació a partir de les de cel·les de la llibreria estàndard gsclib045.
Pràctica 4: Biestables i mòduls seqüencials.
En aquesta sessió es proposa fer un biestable D sensible a flanc, a partir de transistors i inversors de la llibreria de cel·les. Se'n simula el comportament i es mostra una metodologia per determinar el temps d'establiment del biestable. Finalment es proposa crear un comptador asíncron, amb biestables i portes NOT de llibreria. En aquest darrer disseny, es proposa que es creï el layout.
Pràctica 5: Temporització.
En aquesta cinquena sessió es proposa crear un comptador binari mòdul 8, basat en biestables D i lògica d'excitació, juntament amb l'anàlisi de la seva temporització: freqüència màxima, etc. Per això es crea un banc de proves i així verificar els càlculs teòrics. Finalment es proposa el layout del comptador i es fa una simulació post-layout, mostrant el canvi de la freqüència de funcionament. Addicionalment es proposen dissenys alternatius, com un comptador u-actiu, que millora la freqüència de funcionament.
Pràctica 6: Descripció i simulació amb Verilog.
En aquesta sessió es descriu a Verilog un circuit digital simple i es fa una simulació funcional usant diferents tècniques i eines des de textuals a formes d'ona.
Pràctica 7: Síntesi i simulació a nivell de portes.
En aquesta sessió
 n se sintetitza un circuit descrit a Verilog i s'analitzen els resultats de temporització estàtica obtinguts. Es fa una simulació a nivell de portes extraient les propietats temporals del circuit sintetitzat.
Pràctica 8: Implementació.
En aquesta sessió s'implementa des del principi fins al final un circuit digital, s'analitzen els temps estàtics obtinguts i es comparen amb els de la síntesi. S'analitza el layout i el xip generat.
Per al desenvolupament de les pràctiques cal un laboratori amb ordinadors i les eines necessàries de Cadence de disseny de circuits integrats (virtuós, Layout, Assura, Spectre, Xcelium, Xmsim, Genus, Innovus, etc)
 
Test i verificació
 Bloc I Test (15h)
Teoria (6 h)
Introducció
Tipus d'errors
Tipus de tests
Maquinari
Instrumentació
Anàlisi de resultats
Pràctiques (9h)
1. Latch up en transistors / Caracterització tèrmica
2. Automatització de mesures
3. Anàlisi de dades (R/Matlab)

Bloc II Verificació digital (45h)
Introducció a Verificació Digital (6 h)
Verificació Digital (DV): context dins del flux de disseny d'un xip.
Objectius. Mètriques de verificació. Coveratge.
Metodologia de treball: vPla, regressions, bug reporting i bug tracking. Tests dirigits, tests randomitzats, injecció d'errades, estrès.
Breu introducció a altres disciplines en DV: verificació formal, emulació, DMS i AMS.
Testejant el test.
SystemVerilog per a DV (9 h)
Verilog i SystemVerilog.
Interfícies. Connectant DUT i testbench. Glue logic.
Tipus de dades. Classes i relació entre les classes, patrons de programari.
Tasques i funcions.
Randomització i constraints. Estratègies de generació dels estímuls.
Fils i comunicació entre processos. Esdeveniments, semàfors, mailboxs.
Assertions.
Definició de covergroups i coverpoints. Cross coverage. Sampling.
Breu introducció a DPI.
Exemples basats en casos reals.
Introducció a UVM (15 h)
Conceptes bàsics de UVM (Universal Verification Methodology). Què és una llibreria, un framework i per què fer-lo servir. Modularització i reusabilitat.
Tipus de components: monitor, driver, agent, environment, scoreboard, testcase.
Arquitectura del testbench. Interaccions entre els components: trucades i agregació. Transaccions, seqüències i ús de ports.
Representació de registres. RAL.
Pràctiques (15 h)
Pràctica 1: vPla.
Verificació de DUT amb SystemVerilog i classes.
Familiarització amb les eines principals: compilador, simulador, visor de gràfiques.
Pràctica 2 (*2 sessions): Verificació d'un DUT amb UVM.
Generació de testbench amb tots els components.
Generació de testcasos dirigits.
Pràctica 3: randomització i assertions amb UVM.
Generació de testcase
 s randomitzats. Constraints.
Regressions.
Pràctica 4: Coverage.
Creació de covergroups i sampleig.
Anàlisi de mètriques.
Familiarització amb les eines de recol·lecció de coverage i anàlisi de mètriques.
Consecució de 100% de functional coverage i code coverage.

 
Sistemes embeguts
 TEORIA (30h)
Tema 1: Introducció al disseny de sistemes encastats.
Tema 2: Arquitectura dels sistemes encastats.
Tema 3: Comunicació processador amb lògica programable.
Tema 4: Creació perifèrics usuari.
Tema 5: Entorn de desenvolupament programari.
Tema 6: Desenvolupament i depuració programari.
Tema 7: Revisió del disseny de sistemes encastats en temps real.
Tema 8: Arquitectura avançada dun sistema embegut.
Tema 9: Depuració del sistema embegut (HW/SW) utilitzant Logic Analyzer.
Tema 10: Interfícies de memòria en un sistema embegut.
Tema 11: Maneig dinterrupcions en sistemes en temps real.
Tema 12: Estudi de baixa latència i alta amplada de banda.
Tema 13: Configuració del processador i creació d'un Bootloader del sistema.
Tema 14: Estudi del profiling i optimització de rendiment d'un sistema embegut.



LABORATORI (30h)
Laboratori 1: Disseny de maquinari d'un sistema embegut bàsic.
Laboratori 2: Afegint IPs a la lògica programable.
Laboratori 3: Creant i afegint perifèrics propis.
Laboratori 4: Escrivint aplicacions programari bàsiques.
Laboratori 5: Depuració de programari utilitzant SDK.
Laboratori 6: Creació dun sistema embegut complet.
Laboratori 7: Depuració programari/hardware usant Logic Analyzer.
Laboratori 8: Estenent lespai de memòria amb BRAM.
Laboratori 9: Accés directe a memòria utilitzant CDMA.
Laboratori 10: Creació dun Bootloader del sistema embegut.
Laboratori 11: Profiling i optimització de rendiment en sistemes encastats.
 
Pràctiques en empresa
 Els continguts de la matèria seran diferents depenent de la pràctica concreta que s'hagi de dur a terme. A continuació es relacionen de manera genèrica les possibles activitats que es poden realitzar
durant les pràctiques externes:
- Disseny microelectrònic analògic o mixt
- Disseny microelectrònic digital
- Test i verificació
¿ Sistemes embeguts. Programari i maquinari
- Disseny de layout
- Disseny de sistemes electrònics
- Processament digital de senyal en sistemes VLSI
- ...
 
Treball FIN de Màster
 Els continguts del Treball Final de Màster seran diferents depenent dels objectius concrets del projecte a realitzar. Poden ser objecte de tema de Treball Fi de Màster tots aquells que siguin propis dels estudis del Màster. En particular, es podran projectar tota mena de sistemes i dispositius microelectrònics per tots els procediments que permeti realitzar l'enginyeria actual. També podrà ser objecte del Treball Final de Màster els treballs de recerca i desenvolupament, i el modelatge teòric o numèric dels dispositius, circuits o sistemes microelectrònics. Es podran considerar així mateix com a temes de Treball Final de Màster els estudis relacionats amb els continguts de la Titulació i relatius a equips, fàbriques, instal·lacions, serveis o la seva planificació, gestió o explotació. Per tant, els continguts de la matèria seran diferents depenent del treball fi de màster concret que l'alumne hagi seleccionat.
 
Seminaris
 Aunque la lista de seminarios será dinámica, se proponen, en esta primera edición, los siguientes títulos:
Fully Integrated Frequency Synthesizers: PLLs for Modern Wireless Communications Systems
WiFi7 Physical layer transceiver design. An overview
Clock Distribution for Modern RF ICs: an overview
SW/HW codesign: FW architectures and development process during System On Chip design
Digital verification: practical use case
Business aspects in IC design
Verification
Medical applications
Industrial applications
Measurements
 
Disseny microelectrònic analògic avançat (A1)
 TEORIA (12h)
1. Revisió d'estructures bàsiques de circuits
2. Tècniques de control aplicades en disseny microelectrònic analògic
3. Soroll
4. Tècniques de layout
5. Exemples pràctics de projectes: referències de voltatge
6. Exemples pràctics de projectes: reguladors de voltatge

LABORATORI (18h)
1. Projecte pràctic I: Disseny i layout d'una referència de voltatge (part 1/3)
2. Projecte pràctic I: Disseny i layout d'una referència de voltatge (part 2/3)
3. Projecte pràctic I: Disseny i layout d'una referència de voltatge (part 3/3)
4. Projecte pràctic II: Disseny i layout d'un regulador de voltatge (part 1/3)
5. Projecte pràctic II: Disseny i layout d'un regulador de voltatge (part 2/3)
6. Projecte pràctic II: Disseny i layout d'un regulador de voltatge (part 3/3)
 
Disseny de components de radiofreqüència i microones integrats (A2)
 TEORIA (20h)
1.Introduction a sistemes de comunicació.
2.Components per a desenvolupament de blocs de ràdio freqüència.
¿ Extensió models RF
Mecanismes de degradació i releability
¿ Línies de transmissió integrades
encapsulat
¿ Bobines integrades i extensió de RF de components passius
3. Disseny amplificadors RF.
¿ Introducció paràmetres S
¿ Criteris estabilitat
¿ Topologies i amplificadors guany programable.
4.. Amplificadors de baix soroll
topologies
tècniques cancel·lació soroll
5.Amplificadors de Potència
topologies
mecanismes de degradació, SOA i electro migració
6.Mescladors:
actius vs passius
tècniques millora linealitat
7.Oscil·ladors
oscil · ladors d'anell.
oscil · ladors LC .
Oscil·ladors Colpits.
Oscil·ladors controlats digitalment.

LABORATORI (10h)
P1. Disseny i simulació línies de transmissió en inductàncies
P3. Selecció punt de polarització d'un transistor i Layout
P4. Disseny Amplificador sota soroll
P5. Disseny i simulació de Mesclador.
P5. Disseny i simulació d'un VCO
 
Disseny de sistemes microelectrònics (A3)
 TEORIA
Tema 1: Circuits de capacitats commutades (4h)
Tema 2: Tècniques de compensació d'òfset, soroll de baixa freqüència i desapareixement (4h)
Tema 3: Convertidors de Nyquist (4h)
Tema 4: Convertidors de sobremostreig (4h)
Tema 5: Sensors de temperatura integrats. (4h)
Tema 6: Frontends per a sensors capacitius, resistius o inductius (4h)
LABORATORI
Pràctica 1: tècniques de simulació de circuits en temps discret (1.5h)
Pràctica 2: modelatge de comportament de moduladors sigma-delta (1.5h)
Pràctica 3: disseny i simulació de circuits SC per a convertidors Sigma-Delta (1.5h)
Pràctica 4: disseny i simulació d´un sensor de temperatura (1.5h)
 
Disseny microelectrònic digital avançat (D1)
 TEORIA (15h)

Disseny Digital amb System Verilog (8h)
Codificació de dissenys per a síntesi. (2h)
Codificació de màquines d'estat finites. (1h)
Generació, processament i distribució de rellotges i resets (1.5h)
Sincronització de dades entre dominis de rellotge i dominis de reset (1.5h)
Disseny de Baix Consum amb UPF. Clock Gating, Power Gating, DVFS. (2h)

Implementació Digital VLSI (7h)
Introducció al Flux d'Implementació Digital (0.5h)
Biblioteca de Cel·les Digitals en Processos de Fabricació Avançats (0.5)
Definició de Restriccions Temporals (1h)
Síntesi (1h)
Disseny per a Test (1h)
Emplaçament i Rutat (1h)
Anàlisi Temporal Estàtic (1h)
Anàlisi de Consum (1h)


LABORATORI (15h)

Projecte pràctic 1: Disseny RTL (Verilog) (7h)
Codificació de dissenys per a síntesi
Codificació de Màquines d'Estat Finitas
Generació, processament i distribució de rellotges i resets
Sincronització de dades entre dominis de rellotge i dominis de reset
Projecte pràctic 2: implementació (6h)
Síntesi
Disseny per a Test
Emplaçament i Rutat
Projecte pràctic 3: anàlisi (2h)
Anàlisi Temporal Estàtica
Anàlisi de Consum
 
Processament digital de senyal en dissenys VLSI (D2)
 TEORIA (18h)
Tema 1: Introducció a funcions principals d'un sistema de comunicacions
Tema 2: Adquisició de dades
Tema 3: Quantificació
Tema 4: Filtres, interpoladors/dezmadors
Tema 5: Modulació/Demodulació
Tema 6: Optimització de Velocitat, Àrea i Consum

LABORATORI (12h)
Laboratori 1: Arquitectura d'un filtre FIR
Laboratori 2: Implementació d'un filtre FIR
Laboratori 3: Simulació d'un filtre FIR
 
Sistemes digitals integrats. MCU embeguts (D3)
 TEORÍA (18h)
¿ Tema 1: Introducción (2h)
- Difrencias entre uC/Cpu/Core
- Principales fabricantes de CPU del mercado
- Profundizar en la introducción del ARM M4-Cortex como Core de Referencia para el curso
¿ Tema 2: Cortex-M4 core (4h)
- Características del core
- Modelo de memoria
- Registros de proposito general
- Stacks
- Niveles de acceso y modos de programación
- Excepciones
- Vector table
- Fault handling
- Instrumentation Trace Macrocell (ITM)
- AHB Access Port (AHB-AP)
- Bus Matrix
¿ Tema 3: Perifericos del ARM M4-Cortex (4h)
- Nested Vectored Interrupt Controller (NVIC)
- System Controll Block
- System timer
- Memory Protection Unit (MPU)
- Floating-point unit
¿ Tema 4: Herramientas para programar un ARM M4-Cortex (3h)
- Proceso de compilacion
- Toolchain
- Makefile
- Startup file
- Linker script
¿ Tema 5: Integración de una CPU en diferentes microcontroladores (2h)
- ARM M4 por stm32f4 y texas
- ARM M0 por rasberry pico y stm32m0
- Otros ejemplos...
¿ Tema 6: Interaccion del ARM M4-Cortex con los masters y esclavos del Stm32F4 (3h)
- Arquitectura del sistem de un Stm32F4
- Organizacion de la memoria
- Mapa de memoria

LABORATORIO (12h)
¿ LAB1: Interacción con los registros de proposito general y de las configuraciones basicas
¿ LAB2: Cambios de contexto para Irq y Excepciones Vs Interacción funciones caller/callee
¿ LAB3: Creación de un Scheduler
¿ LAB4: Creación Startup file + linker script
¿ LAB5: Migrar todo lo realizado hasta ahora a la toolchain creando un makefile
¿ LAB6: Analisis de consumo de memoria
 
Enginyeria de programari per a sistemes encastats (S1)
 Tema 1: Introducció als sistemes embeguts (1h)
¿ Conceptes bàsics dels sistemes encastats. Característiques diferencials
Tipus de sistemes embeguts
Aplicacions dels sistemes encastats
Seguretat dels sistemes encastats
Tema 2: Llenguatges de programació per a sistemes encastats (1h)
¿ Llenguatges de baix nivell per a sistemes encastats. Assemblador
¿ Llenguatges d'alt nivell per a sistemes encastats. C i eines de compilació.
Llenguatges de scripting útils
Interfície entre diferents llenguatges de programació
Tema 3: Arquitectures SW/HW per a sistemes encastats (1h)
CPUs
Memòries
Hosted/Hostless
Flash/Flashless
SDK i API de clients
EVKs
Tema 4: Desenvolupament de programari per a sistemes embeguts (1h)
¿ Cicle de vida del desenvolupament de programari per a sistemes encastats
¿ Metodologies àgils de desenvolupament de programari per a sistemes encastats
¿ Eines de desenvolupament de programari per a sistemes encastats
Tema 5: Descripció de característiques desitjables del flux de desenvolupament (2h)
¿ Reducció del Time-to-market
¿ Definició de requisits
o Funcionals
o Temporals
o Cost
o Etc.
¿ Arquitectura de Sistema
Co-disseny HW/SW
o Plataformes de proves HW/SW
Simulacions
Emuladors
FPGAs
o Definició d'interfícies HW/SW
o HW drivers
o Procés de bringup
¿ Test Driven Development (TDD)
¿ Control de versions (SCM)
Gestió de tasques i errors en projectes (Agile + Jira)
¿ Tests de Sistema
Sistemes d'integració contínua
¿ Test benches
Documentació
Tema 6: Disseny de programari per a sistemes encastats (3h)
¿ SW product line: HW and SW configurations
¿ Arquitectura SW de capes, components i interfícies
o Disseny per al re-ús
o Capes d'abstracció, HAL, OSAL.
o Codi independent d'aplicació
o Codi dependent d'aplicació
o Components de tercers i qüestions legals
Disseny per a compatibilitat cap enrere
Disseny escalable
Ús extensiu de tècniques de programació defensiva (assert)
o Revisió de hard/soft deadlines
o Xec
 o de problemes amb la memòria (overwrites, stack overflows, etc)
¿ Sistemes operatius de temps real (RTOS)
o Configuració
o Threads i prioritats
o Interrupcions
o Timers
o Stacks
o Primitives de comunicació
o Aplicacions multiprocessador
o Utilitats de debug i anàlisi del rendiment
o Problemes recurrents:
Thread preemption
Temps de resposta a interrupcions
¿ Inversió de prioritats
Tipus de Components
o HOST SW: drivers, apps, libs
o Firmware: dev, prod, BIST, loader
o Eines i scripts
o Interfície públics / privats

Tema 7: Funcionalitats usuals en sistemes embeguts (2h)
Configuració especifica del producte
o Producció
o Remota
SW upgrades
SDK per estendre/canviar funcionalitat
Flash FS
Interfícies
o JTAG
o UART
o SPI
o Consola de debug/operació
Watchdog
Eines de debug
Memòria dinàmica

Tema 8: Optimització de SW en Sistemes Embeguts (2h)
Memòria vs Rendiment
Cost vs Facilitat en el desenvolupament
¿ Requisits HW
Optimització de Memòria
o Compactació d'estructures de dades
o Dades en memòries compartides
o Assignació de memòria (linker script)
o Reutilització de memòria
o Implementació de subsets de llibreries (matemàtiques, libc)
Optimització de rendiment
o Aritmètica de punt fix
o Ús d'assemblador.
o Reescriptura de codi per a ús de HW específic (DSP)
o DMA
Tema 9: Anàlisi de fallades en Sistemes Embeguts (2h)
¿ Requisits HW
JTAG
Unit Tests
¿ Logs (serial, ethernet, fils¿).
Debug Buffers
CPU Trace buffer
Memory dumps
¿ Anàlisi de problemes en temps. Profiling
¿ Parseig i visualització de dades.
Debug en sistemes multiprocessador


LABORATORI:
La durada de cada laboratori serà de 1,5h:

Laboratori 1: Disseny de larquitectura dun sistema embegut
¿ Requisits
¿ Arquitectura i codisseny HW/SW
Avantatges i desavantatges de les diferents opcions quant a cost, facilitat de desenvolupament, rendiment, etc.
Laboratori 2: Màquina virtualitzada per a desenvolupament
Virtualitzac
 ió de la plataforma de disseny (Docker)
Eines de desenvolupament (GNU)
¿ Sistema de control de versions (GIT)
Unit tests (Google Test)
Anàlisi Estàtica de Codi (CppCheck)
Cobertura de testeig (Gcov)
Anàlisi dinàmic de Codi (Valgrind/Electric Fence)

Laboratori 3: Implementació de plataforma SW independent de l'aplicació sobre un simulador de RTOS
Laboratori 4: Implementació d'utilitats per a debug (I)
Laboratori 5: Implementació d'utilitats per a debug (I)
Laboratori 6: Implementació de Mock per simular un HW específic
Laboratori 7: Implementació d'una aplicació real time exemple sobre la plataforma anterior (I)
Laboratori 8: Implementació d'una aplicació real time exemple sobre la plataforma anterior (II)
Laboratori 9: Debug funcional de l'aplicació
Laboratori 10: Anàlisi de rendiment i ús de memòria
 
Control de qualitat (QA) en sistemes encastats (S2)
 TEORIA (15h)
Tema 0: Conceptes de validació i assegurament de la qualitat (QA)
¿ Model en V
¿ Requisits
Proves
Depuració i defectes
Conceptes de CI i de CD (Continuous Integration & Continuous Delivery)
Tema 1: Definició de requisits
¿ Requisits maquinari
¿ Requisits programari
¿ Requisits de sistema
¿ Eines de gestió de requisits
Tema 2: Definició de prova a partir de requisits
Eines existents vs pròpies
Tipus de proves (caixa negra, caixa blanca, funcionals, no funcionals...)
¿ Definició d'indicadors clau de rendiment (KPI) a partir de requisits
Definició de criteris d'acceptació pass/fail
Tema 3: Introducció a la validació de sistemes embeguts
Validació de sistemes embeguts vs sistemes programari:
¿ Disponibilitat de recursos
Temps d'execució
Possibilitat d'automatització
¿ Definició de sistema sota prova
¿ Interacció amb el sistema sota prova
Tema 4: Execució i automatització de proves
¿ Definició de bancs de prova
Proves automàtiques vs manuals: Per què automatitzar
Automatització:
Codificació: Control de canvis
¿ Instrumentació
Execució
Informes
Eines:
Llenguatges de programació per a proves automàtics
Eines per registrar progrés de proves
Frameworks de prova
¿ Recol·lecció organitzada de dades per a informe de defectes
Tema 5: Defectes
Què és un defecte i com identificar-los
Com reportar un defecte correctament
Eines d'informe i traçabilitat de defectes
Tema 6: CI per a productes embeguts
Què ofereix una eina de CI en la validació de productes encastats:
Definició de treballs fàcilment repetibles
¿ Distribució dels treballs entre maquinari disponible
Avantatges de tenir un CI automatitzat:
Optimització de temps màquina
¿ Distribució de recursos
¿ Informes de resultats automàtics
Gestió de bancs de prova:
Coexistència entre automatització i ús manual de recursos
Interacció dels components d'un
 entorn de CI
¿ Eines habituals de CI:
Jenkins, Teamcity, Jira Workflow
Tema 7: Obtenció i anàlisi d'indicadors clau de rendiment (KPI)
KPI relacionats amb el producte:
¿ Rendiment
Estabilitat
¿ Repetibilitat
KPI relacionats amb l'entorn de CI:
Cobertura de requisits
Temps entre detecció de defecte i arranjament
¿ Ús de recursos
¿
LABORATORI (15h)
Laboratori 1: Definir requisits a partir d'una breu descripció d'un producte.
Laboratori 2: Definició de proves a partir de requisits. Pla de prova.
Laboratori 3: Execució manual dun pla de prova. Proves exploratòries.
Laboratori 4: Automatització de les proves definides.
Laboratori 5: Identificació i reporti de defectes a partir dels resultats de les proves.
Laboratori 6: Creació dun entorn CI complet.
Laboratori 7: Definició de KPI a partir de requisits i resultats de les proves.
 
Sistemes operatius en temps real (S3)
 TEORIA (10h)

Conceptes generals d'arquitectura de computadors
o L'arquitectura (ISA: Instruction Set Architecture)
Diferències entre CISC i RISC
o La CPU (Unitat Central de Procés)
Unitat de control
ALU (Unitat Aritmètico-Lògica)
Busos
Cache d'instruccions
Pipelining
¿ Registres
o Cors
o Memòria (ROM, RAM)
Memòria cau
o Perifèrics d'entrada/sortida
¿ Interrupcions
o Microcontroladors

Conceptes generals de programari
o Llenguatges de programació
Relació entre joc d'instruccions, codi objecte i llenguatge assemblador
o Tipus de fitxer executable
o Compiladors
o El linker o enllaçador
Linker scripts i scatter files
o Memòria estàtica i dinàmica
El stack i el heap
o El carregador d'arrencada o bootloader

Temps real i conceptes de RTOS
o RTES vs GPOS
Latency
o RTOS vs bare-metall (super loop)
o Kernel / Scheduler
preemptive time-slicing
cooperative time-slicing
Tick, Idle task, Ticless idle
o Interrupcions de maquinari i programari
o Tasques i fils
thread stack
prioritats
o Paral·lelisme i concurrència
Secció Crítica
Semàfors, mutex i operacions atòmiques
¿ Cues de missatges o altres mecanismes
Condition variables
Problemes clàssics
¿ productor/consumidor
¿ condició de carrera
inversió de prioritats
o Processadors multi-core
SMP (Symetric Multi-Processing)
¿ AMP (Asymmetric Multi-Processing)
o Comunicació entre tasques

Anàlisi dels RTOS més comunament usats
o FreeRTOS
o MicroC/OS-II (uCOS)
o ThreadX
o RTEMS
o Zephyr
o VxWorks

RTES a FPGAs
o Processadors softcore. Exemples
Xilinx Microblaze
Tensilica Xtensa
¿ Implementacions RISC-V (El meu-V RV32, NEORV32, FEMTORV32)

LABORATORI (20h)
Projecte d'un petit sistema controlat per RTOS:
Control d'un ventilador accionat per motor DC (PWM) de manera automàtica mitjançant sensor de temperatura i controlable mitjançant ordres per Ethernet.

 
Projecte industrial en microelectrònica
 Els continguts del ¿Projecte Industrial en Microelectrònica¿ seran diferents depenent dels objectius concrets del projecte a realitzar. Poden ser objecte de tema dels que siguin propis dels estudis del títol. En particular, es podran projectar tota mena de sistemes i dispositius microelectrònics per tots els procediments que permeti realitzar l'enginyeria actual. També podrà ser objecte del Projecte Industrial a Microelectrònica els treballs de recerca i desenvolupament, i el modelatge teòric o numèric dels dispositius, circuits o sistemes microelectrònics. Així mateix, es poden considerar els estudis relacionats amb els continguts del títol relatius a equips, fàbriques, instal·lacions, serveis o la seva planificació, gestió o explotació.
 
Professorat
Nom Cognoms Vinculació + info
Alejandro Acuña Muñoz Ingeniero de Diseño Analógico. Maxlinear
Andrés Almarcha López Senior Staff Digital IC Design Verification Technical Lead
María Teresa Bacete Castelló Site Director. Maxlinear
José Antonio Boluda Grau Profesor/a Titular de Universidad + info
Javier Calpe Maravilla Profesor/a Titular de Universidad + info
Miguel Chanca Martín IC Lead. Robert Bosch
Fausto Codina Ferrús Senior Manager Layout. Analog Devices
Enrique Company Bosch Analog Design Manager. Analog Devices
Pablo Cruz Dato Digital Architect. Bosch.
Francisco Escuder Roberto Responsable de software. MaxLinear Hispania, S.L.
Luis Alfonso Espinosa Ortega Ingeniero de Firmware. Analog Devices, S.L.U
José Manuel García González Senior Principal design engineer. Ams-OSRAM
Raimundo García Olcina Profesor/a Titular de Universidad + info
Javier García Sevilla Systems Engineering Manager
Marcos Hervás García Ingeniero de Diseño Digital. MaxLinear Hispania, S.L.
Francisco Javier Jiménez Marquina Director de Ingeniería.MaxLinear
Jose Rafael Lajara Vizcaino Profesor/a Asociado de Universidad + info
Enrique Llorens Bufort Ingeniero de Diseño Digital. MaxLinear Hispania, S.L.
José Marqués Hueso Investigador/a distinguido/a Beatriz Galindo. Universitat de València + info
Álvaro José Moreno Florido Ingeniero de Verificación digital
Fernando Pardo Carpio Catedrático/a de Universidad + info
Joaquin Pérez Soler Profesor/a Titular de Universidad + info
Sebastien Poirier Principal engineer. Ams OSRAM
Ricardo Pureza Coimbra Principal Analog Design Engineer.Analog Devices
Abilio Candido Reig Escriva Profesor/a Titular de Universidad + info
Samuel Rodríguez Rodríguez Ingeniero de Verificación
Antonio Jesús Rubio Salcedo Ingeniero de Verificación de Diseño. Analog Devices, S.L.U
Rubén Salvador Edo Diseñador Digital de Circuitos.Analog Devices, S.L.U
Rafael Serrano-Gotarredona Director General. ams-OSRAM
Jesús Soret Medel Profesor/a Titular de Universidad + info
Issac Suarez Alvarez Profesor/a Titular de Universidad + info
Riccardo Tonietto Analog IC Designer. Bosch
José Gabriel Torres País Profesor/a Titular de Universidad + info
Ramón Tortosa Navas Principal Engineer. Analog Devices, S.L.U
Lucas Valentin García Algorithms and Machine Learning Engineer. Analog Devices, S.L.U
Metodologia
Metodologia
El centre responsable del Màster de Formació Permanent Multinacional a Microelectrònica és l'Escola Tècnica Superior d'Enginyeria (ETSE), i s'impartirà de manera presencial, en castellà, en horari de tardes i dissabte. S'articularà un programa de beques finançat per la Càtedra PERTE Xip per sufragar les matrícules dels estudiants d'aquest títol. Aquest Màster propi es desenvolupa en 60 ECTS, entre els quals s'inclouen 6 pràctiques en empresa i 9 TFM, tots ells a desenvolupar en projectes en empreses de VaSiC. La primera meitat del màster consistirà en cinc assignatures fonamentals, de 6 ECTS cadascuna, on es presentaran continguts de dispositius electrònics i fotònics, disseny CMOS analògic, disseny CMOS digital, test i verificació i sistemes embeguts. Aquests continguts seran impartits principalment per professorat de lETSE. A la segona part, juntament amb les PdE i el TFM, l'alumnat podrà triar entre tres itineraris: Disseny microelectrònic avançat analògic i mixt, Disseny digital avançat i Sistemes-en-Chip (SoC). Per això, es podran triar cinc assignates optatives de 3 ECTS cadascuna entre nou possibles, i una de Seminaris. Aquestes assigantures seran impartides en la pràctica totalitat per professorat especialista de les empreses de VaSiC. Totes les assignatures, tant les fonamentals com les optatives, inclouran continguts teòrics i continguts pràctics. L'alumnat disposarà d'ordinadors adequats amb les eines utilitzades a l'estàndard industrial per al desenvolupament i anàlisi dels sistemes que es proposin: Cadence, Synopsys, desenvolupament ARM, Matlab... També disposaran de l'instrumental necessari per al test i la caracterització dels dispositius que s'estudiïn. Es preveuen pràctiques a sala blanca.
FAQ

TIPUS DE TÍTOLS I CRÈDITS

 
QUINA DIFERÈNCIA HI HA ENTRE UN MÀSTER OFICIAL I UN MÀSTER DE FORMACIÓ PERMANENT DE LA UNIVERSITAT DE VALÈNCIA?
 
S'entén per màster oficial el conjunt d'ensenyaments reglats de postgrau amb validesa a tot el territori nacional i a l'espai europeu d'ensenyament superior (EEES) que han superat un procés d'elaboració i aprovació d'acord amb les normes legals dictades pel Govern i les comunitats autònomes (lleis, decrets, ordres), reconegut en el marc de les normes i acords de l'EEES.

El màster de formació permanent es refereix a estudis que han de superar un procés normatiu intern més flexible i diversificat (a la Universitat), pensat per a oferir un tipus de formació que s'adiga amb les demandes de la societat. En determinats supòsits, aquests estudis propis poden servir per a l'exercici d'activitats professionals, sempre que la normativa legal així ho establisca.
 
 
QUÈ ÉS UN CRÈDIT ECTS?
 
ECTS és l'acrònim d'European Credit Transfer System. És una manera de mesurar la duració dels estudis universitaris que preveu diferents factors, com ara l'assistència a sessions teòriques, l'elaboració de treballs pràctics o la dedicació a pràctiques.

Cada crèdit suposa 25 hores de càrrega de treball de l'estudiant. En els títols propis de la Universitat de València, 1 crèdit ECTS està reconegut amb 10 hores de docència. Per exemple, un curs de 3 crèdits ECTS està reconegut amb 75 hores de dedicació de l'estudiant, de les quals 30 hores són de docència.
 
QUINS TÍTOLS PROPIS OFEREIX LA UNIVERSITAT DE VALÈNCIA? REQUISITS D'ACCÉS
 
La Universitat de València renova anualment la seua oferta de títols propis. En aquesta oferta podem trobar els títols de postgrau següents: màsters de formació permanent (60, 90 o 120 crèdits ECTS), diplomes d'especialització (entre 30 i 59 crèdits ECTS) i experts universitaris (entre 15 i 29 crèdits ECTS).
 
Tipus de títols propis Crèdits Requisits d'accés
Màster de formació permanent 60,90 o 120 ECTS Titulats universitaris amb titulació oficial o equivalent (*)
Diploma d'Especialització 30-59 ECTS Titulats universitaris amb titulació oficial o equivalent (*)
Expert/a universitari/ària 15-29 ECTS Titulats universitaris amb titulació oficial o equivalent (*)

(*) S'hi permet l'accés, condicionada a l'obtenció del títol universitari de grau en el mateix curs acadèmic, a les persones a les quals els falte menys d'un 10% dels crèdits per a acabar aquests estudis
 
 
QUINS TÍTOLS DE FORMACIÓ CONTÍNUA OFEREIX LA UNIVERSITAT DE VALÈNCIA? REQUISITS D'ACCÉS
 
En aquesta oferta podem trobar els títols de formació contínua següents: certificats de formació contínua (15 - 30 crèdits ECTS), i microcredencials universitàries (fins a 15 crèdits ECTS).
 
Tipus de formació contínua Crèdits Requisits d'accés
Certificat de formació contínua 15-30 ECTS No cal acreditar titulació
Microcredencial universitària Fins a 15 ECTS Es pot requerir o no titulació universitària prèvia (*)


(*) Els requisits d'accés s'especifiquen en la memòria del curs.

 

CONVALIDACIÓ D'ESTUDIS

 
HI HA LA POSSIBILITAT D'OBTENIR ALGUN TIPUS DE CONVALIDACIÓ D'ESTUDIS?
 
Pel que fa als títols propis, les ofertes formatives es renoven anualment i no són convalidables.

En els títols propis no hi ha la possibilitat de convalidació acadèmica, excepte en el cas dels màsters de formació permanent amb estructura modular, que són aquells que poden estar integrats per diplomes d'especialització i/o experts/es universitaris/àries. La matrícula a un màster de formació permanent d'estructura modular pot ser del curs complet o de cadascun dels seus mòduls per separat, i és possible cursar-los en diferents anys acadèmics.

En cap cas no permeten l'accés als estudis oficials de doctorat.
 

SOL·LICITUD D'INFORMACIÓ

 
ON PUC OBTENIR INFORMACIÓ D'UN CURS EN CONCRET?
 
En la pàgina web https://postgrado.adeituv.es/ca-valencia/home.htm trobarás tota la informació referent a cadascun dels títols oferits.
 

ADMISSIÓ I MATRÍCULA

 
COM PUC REALITZAR LA PREINSCRIPCIÓ A UN CURS?
 
Pots fer la preinscripció a un títol propi electrònicament a través de l'apartat que trobaràs en la web de cada curs. També pots imprimir la FITXA DE PREINSCRIPCIÓ , omplir-la i enviar-la juntament amb tota la documentació sol·licitada a l'adreça de correu electrònic informacion@adeituv.es o per correu (o en persona) a: Fundació Universitat Empresa de València (plaça de la Mare de Déu de la Pau, 3 - 46001 València).
 
 
POT UN ESTUDIANT ESTRANGER AMB UN TÍTOL NO HOMOLOGAT ACCEDIR A AQUESTS ESTUDIS?
 
Sí, sempre que siga autoritzat per la direcció del curs.
 
 
EL PAGAMENT QUE REALITZE EN LA MATRÍCULA, QUÈ INCLOU?
 
El pagament del preu públic de la matrícula inclou:

- L'accés a totes les accions formatives del curs i/o a la plataforma virtual que el suporte.

- El dret a l'obtenció del carnet universitari.

- Tot el material que la direcció del curs estime oportú.

- Una assegurança de responsabilitat civil i d'accident a l'entorn del curs.

Les taxes d'emissió del certificat estan incloses en els cursos de formació contínua (certificat de formació contínua i microcredencial universitària). En els títols propis, les taxes d'emissió de títols i certificats NO estan incloses.
 
 
COM SOL·LICITAR EL CARNET UNIVERSITARI?
 
Passos a seguir per sol·licitar el carnet universitari per primer cop.

Paso 1
https://secvirtual.uv.es/

Paso 2
Punxar a Accedir Secretària Virtual

Paso 3
Introduir usuari i contrasenya de la universitat. És el que et va sortir quan et vas matricular a la Universitat.

Paso 4
Punxar a canviar la fotografia

Paso 5
Pujar foto amb la mida indicada

Paso 6
A partir d'aquell moment ja es disposarà de la targeta virtual.

Paso 7
Descarregar la L'APP MÒBIL UV
 
ES POT FRACCIONAR EL PAGAMENT DE LA MATRÍCULA?
 
El pagament es pot fraccionar sempre que l'import de la matrícula supere la quantitat de 500 euros i la duració del curs siga superior a tres mesos:
 
  • Fins a 1.000 euros: dos terminis, la meitat en el moment de l'admissió i l'altra meitat als dos mesos de la data d'inici del curs.
  • Superior a 1.000 euros: tres terminis, un terç en el moment de l'admissió, un altre terç als dos mesos de la data d'inici del curs i el terç restant als quatre mesos.


Per als cursos de més de dos anys de duració, s'ha d'abonar el 50% de l'import total de la matrícula en el moment de l'admissió al curs i l'altre 50% a l'inici del segon any del curs.

*És requisit indispensable per al fraccionament lliurar el document d'ORDRE DE DOMICILIACIÓ DE DEUTE DIRECTE SEPA, emplenat i signat (*que es pot descarregar des del formulari de preinscripció).

*El primer pagament sempre s'ha de fer motu proprio per l'estudiant a través del procediment facilitat en l'admissió. Els pagaments següents es domicilien al compte bancari facilitat.

*L'impagament d'algun dels terminis comporta l'anul·lació de la matrícula de l'estudiant sense dret al reintegrament de la quantitat ja satisfeta.

 

EN QUINS CASOS ES POT RETORNAR L'IMPORT DE LA MATRÍCULA?
 
Les quantitats abonades en concepte de matrícula no es retornen una vegada s'ha iniciat el curs. Si l'estudiant causa baixa abans d'iniciar-lo, es retornaran dos terços del preu públic de la matrícula, en cas de pagament únic, després de la presentació de la corresponent sol·licitud. En cas de pagament fraccionat, s'abonarà la quantitat que excedisca d'un terç del preu públic de matrícula.

L'anul·lació de la matrícula després d'iniciar-se el desenvolupament dels estudis no dona dret a la devolució de les taxes pagades, excepte en casos excepcionals a causa de malaltia greu o fallida econòmica de la unitat familiar, degudament justificats documentalment.
 
 
HI HA ALGUN TIPUS DE DESCOMPTE A l'HORA D'ABONAR LA MATRÍCULA?
 
Els estudiants de títols propis de postgrau i formació contínua no es poden acollir a les exempcions que preveu el decret de la Generalitat Valenciana que regula les taxes per prestació de serveis acadèmics universitaris per a cada curs acadèmic.
 

AUTOMATRÍCULA

 
AJUDA AL PROCEDIMENT D?AUTOMATRÍCULA (NOMÉS PER A AQUELLES PERSONES QUE JA HAN SIGUT ADMESES)
 
Una vegada formalitzat el pagament, l'estudiant rebrà una notificació amb les instruccions per a realitzar l'acte de matrícula a través de la plataforma de la Universitat de València.

Per a obtenir el manual amb les instruccions del procediment, cliqueu ACÍ

En cas de tenir algun dubte sobre aquest tema, contacteu amb nosaltres mitjançant l'adreça
electrònica: informacion@adeituv.es
 

PRÀCTIQUES

 
HI HA LA POSSIBILITAT DE REALITZAR PRÀCTIQUES EN EMPRESES O INSTITUCIONS?
 
Sí, sempre que ho preveja l'organització dels estudis. Aquestes pràctiques poden formar part del pla d'estudis (curriculars), i en aquest cas les han de realitzar tots els alumnes matriculats, o poden ser un complement formatiu addicional a la programació acadèmica (extracurriculars), i en aquest cas no és necessari que les realitzen tots els alumnes matriculats. Es poden fer fins a 900 hores de pràctiques.

Més informació: https://www.adeituv.es/practicas/postgrado-propios/?lang=ca
 
 
CAL FORMALITZAR ALGUN CONVENI PER REALITZAR LES PRÀCTIQUES EN EMPRESES/INSTITUCIONS?
 
Sí, és necessari subscriure un conveni entre la Universitat i l'empresa/institució per al desenvolupament de les pràctiques. Aquest conveni, que el gestiona la direcció dels estudis a través d'ADEIT, Fundació Universitat-Empresa de València, ha de recollir les dades bàsiques de l'activitat que es desenvoluparà durant les pràctiques, així com les signatures de l'alumne/a, dels tutors o tutores de l'empresa i dels tutors o tutores de la Universitat.
 

AVALUACIÓ

 
QUIN ÉS EL SISTEMA D'AVALUACIÓ?
 
L'organització de cada curs indica els procediments d'avaluació específics. En qualsevol cas, però, és requisit necessari per a obtenir el títol aprovar totes les assignatures dels estudis corresponents d'acord amb el procediment que estableix la guia docent.

Només quan s'ha acabat el postgrau i les actes estan tancades i registrades per la Universitat de València, es pot sol·licitar el certificat o títol acreditatiu de la formació. L'estudiant rebrà, al seu moment, una notificació amb les instruccions per obtenir-lo.

La qualificació final dels títols propis de postgrau és el resultat de la mitjana ponderada de les notes obtingudes en cadascuna de les assignatures, inclòs el TFM (en el cas dels títols de màster).

En el cas dels cursos de formació contínua, s'atorguen únicament les qualificacions d'apte o no apte.
 

EXPEDICIÓ DE TÍTOLS PROPIS I CERTIFICATS

 
QUI EXPEDEIX ELS TÍTOLS DE POSTGRAU?
 
Els títols propis de la Universitat de València són expedits pel rector o la rectora segons un model normalitzat i en queda constància en el registre de títols de la Universitat. En aquests títols es fa esment exprés que no tenen caràcter oficial.
 
 
QUINA TITULACIÓ OBTINC?
 
Títols propis

El fet de superar els estudis de màster de formació permanent dona dret a l'obtenció del corresponent títol de màster de formació permanent en '...' per la Universitat de València.El fet de superar els estudis de diploma d'especialització dona dret a l'obtenció del corresponent diploma d'especialització en '...' per la Universitat de València.

El fet de superar els estudis d'expert/a universitari/ària dona dret a l'obtenció del corresponent títol d'expert/a universitari/ària en '...' per la Universitat de València.

Una vegada superats els títols propis és possible sol·licitar un certificat que inclou: matèries, crèdits, modalitat d'impartició i nota.

Formació contínua

El fet de superar els estudis de certificat de formació contínua dona dret a l'obtenció del corresponent certificat de formació contínua en '...' per la Universitat de València.

I el fet de superar els estudis de microcredencials universitàries dona dret a l'obtenció de la corresponent certificació de microcredencial universitària en '...' per la Universitat de València.

Aquestes certificacions són d'aprofitament i inclouen la denominació del curs i el nombre de crèdits.

Les taxes d'emissió de títol o certificat que acredita la realització del curs per part de la Universitat de València no estan incloses en l'import de la matrícula, excepte en el cas de la formació contínua (certificat de formació contínua i microcredencial universitària).
Accés i Resultats d'Aprenentatge
Requisits titulació
Els perfils d'ingrés recomanat es correspondran als perfils formatius dels plans d'estudi següents a nivell de grau: Enginyeria Electrònica de Telecomunicació, Enginyeria en Tecnologies i Serveis de Telecomunicació, Enginyeria de Tecnologies de Telecomunicació, Enginyeria Electrònica Industrial, Enginyeria Electrònica i Automàtica Industrial, Enginyeria Electrònica i Automàtica Industrial, i Robòtica, Enginyeria Informàtica, o graus, nacionals o estrangers, amb una alta afinitat als aquí enumerats.
També es podrien considerar graduats en: Enginyeria de l'Energia, Enginyeria Aeroespacial, Enginyeria Telemàtica, Enginyeria Robòtica, Enginyeria Física, o títols afins.
En menor mesura, es podrien considerar perfils científics tradicionals com a Grau en Física, Grau en Matemàtiques o Grau en Ciència de Dades.
Es permetrà l'accés a l'estudiantat que falti menys d'un 10% dels crèdits per acabar els estudis de grau, de manera condicionada que s'aprovin durant el mateix curs acadèmic.
Pel que fa al perfil personal de l'estudiant que s'adapta millor, correspon a persones que vulguin aprofundir amb rigor en els coneixements i les habilitats que es requereixen per especialitzar-se en les àrees descrites per a l'orientació professional. Així haurien de tenir una afinitat amb la microelectrònica com a motor en amplis sectors socioeconòmics, i en especial, com a contribució essencial a sectors estratègics industrials.
Criteris admissió
Com a criteris generals, la direcció del Màster utilitzarà els aspectes següents per valorar les sol·licituds dels alumnes:
- Titulació (tenint en compte la seva afinitat amb els continguts del Màster).
¿ Expedient acadèmic.
- Currículum vitae (valorant els cursos rebuts, els mèrits de recerca i lexperiència professional, relacionats amb els continguts del Màster).
En el cas que la demanda d'estudiants sigui superior a l'oferta i calgui una selecció dels estudiants, aquesta serà realitzada d'acord amb criteris científics i acadèmics basats en la taula de ponderació següent:
Formació de partida i títol amb què s'accedeix al Màster (els Graduat en Enginyeria Electro¿nica de Telecomunicaci¿ i els Graduat en Enginyeria Electro¿nica Industrial obtenen la màxima puntuació) 30 %
Qualificació mitjana de lexpedient de la titulació daccés. 40%
Currículum vitae presentat (amb justificació documental de mèrits al·legats). Si es considera convenient es podrà realitzar una entrevista personal sobre els mèrits al·legats i la prioritat davant d'altres màsters 30 %
Resultats d'aprenentatge
S'identifiquen els següents:
- Dissenyar circuits integrats digitals, analògics i mixtos.
- Dissenyar i programar sistemes integrats al xip (SoC).
- Utilitzar sensors electroòptics en tecnologies CMOS i híbrides.
- Dissenyar, depurar i programar sistemes integrats multiprocessadors complexos.
- Generar middleware i programari de sistemes integrats adaptats a la seva arquitectura.
- Dissenyar, programar i validar circuits i sistemes integrats daplicació específica.
- Verificar i testejar circuits integrats fent servir diferents tecnologies i eines.
- Dissenyar circuits integrats monolítics dalta freqüència (MMIC).
- Capacitat de realitzar el disseny físic, optimització i caracterització de materials semiconductors i dispositius per a aplicacions microelectròniques integrades.
- Dissenyar sensors, transductors i circuits dinterfície i condicionament amb tecnologies MEMs i altres adequades per a la hibridació amb CMOS.
- Analitzar aspectes metodològics i aspectes d'acoblament i encapsulat de sistemes electrònics i fotònics.
- Considerar competències de procés adequades en entorns de fabricació, testeig, assemblatge i encapsulat on es materialitzin els dissenys a les diferents tecnologies contemplades.
- Monitoritzar i realitzar controls de qualitat dels diferents processos duna seqüència de fabricació de semiconductors a través de diferents tipus de metrologia (mesures elèctriques, òptiques, optoelectròniques, etc.).
-Gestionar i participar en processos de qualitat, fiabilitat i certificació.
Contacte