Logo de la Universitat de València Logo del portal

Conferència: ESD Protection Designs for Integrated Circuits

  • 20 de maig de 2019
Conferència: ESD Protection Designs for Integrated Circuits

Ponent: Prof. Albert Wang

Dept. of ECE, University of California, Riverside

Data: dimecres 22 de maig. 15:00 h. (Aula 3.3.1)

Electrostatic discharge (ESD) failure is the most devastating IC reliability problem. As semiconductor technologies continue to advance to nano nodes, meanwhile ICs become more complex, on-chip ESD protection design emerges as a major IC design challenge, particularly for broad-band RF and high-speed ICs. This lecture discusses advanced on-chip ESD protection design techniques for ICs, including ESD protection fundamentals, mixed-mode ESD simulation-design methodologies, advanced ESD designs for RF and high-speed ICs, and ESD-IC co-design techniques. Real-world ESD protection design examples will be presented.

 
Aquesta pàgina web utilitza cookies pròpies i de tercers amb fins tècnics , d'anàlisi del trànsit per facilitar la inserció de continguts en xarxes socials a petició de l'usuari . Si continua navegant , considerem que accepta el seu ús . Per a més informació consulte la nostrapolítica cookies