Día 18 de junio a las 15:30 en el aula 3.0.1 el Doctor Gustavo Sutter impartirá el Seminario síntesis de circuitos desde lenguajes de alto nivel con Vivado-HLS.

El diseño digital ha evolucionado de los lenguajes de descripción de hardware (HDL – Hardware Description Languages, como VHDL o Verilog) a los lenguajes de alto nivel (HLL – High Level Languages). En este seminario se introducen las estrategias para el uso de las herramienta de síntesis para obtener diseños digitales eficientes a partir de descripciones en C/C++.

Durante el seminario se repasan los conceptos de planificación y enlace (scheduling and Binding) y se introduce la herramienta de diseño Vivado-HLS (antiguamente AutoESL).

A través de un ejemplo se verán los conceptos de latencia, productividad, intervalo de inicialización; desenrollamiento, mezcla y aplanamiento de bucles, segmentación (pipeline) a nivel funciones y bloques; acceso concurrente a arreglos. Finalmente se hará un IP-core del ejemplo para utilizar en una placa de desarrollo.

CV:
Doctor en informática y telecomunicaciones por la Universidad Autónoma de Madrid, Ingeniero en Sistemas en la Universidad Nacional del Centro de la Prov. de Buenos Aires (Argentina).

Cuenta con más de 15 años de experiencia en diseño de sistemas basados en FPGA. Se especializa en el área de arquitectura de ordenadores, diseños digitales con FPGA,  aritmética de computadores y computación de altas prestaciones. Ha colaborado en múltiples proyectos de investigación nacionales, europeos y de transferencia con empresas. Ha escrito tres libros y más de un centenar de comunicaciones técnicas. Ha dictado decenas de cursos en diferentes Universidades y participa activamente en la formación a empresas.

Actualmente es docente e investigador en la Escuela Politécnica Superior de la Universidad Autónoma de Madrid y coordina las tareas de la iniciática ElectraTraining para la formación y transferencia en temas de sistemas empotrados, diseño PCBs y FPGAs.