Dia 18 de juny a les 15:30 en l'aula 3.0.1 el Doctor Gustavo Sutter impartirà el Seminari síntesi de circuits des de llenguatges d'alt nivell amb Vivado-HLS.

El disseny digital ha evolucionat dels llenguatges de descripció de maquinari HDL – Hardware Description Languages, com VHDL o Verilog) als llenguatges d'alt nivell (HLL – High Level Languages). En aquest seminari s'introdueixen les estratègies per a l'ús de les eina de síntesi per a obtenir dissenys digitals eficients a partir de descripcions en C/C++.

Durant el seminari es repassen els conceptes de planificació i enllaç (scheduling and Binding) i s'introdueix l'eina de disseny Vivado-HLS (antigament AutoESL).

A través d'un exemple es veuran els conceptes de latència, productivitat, interval d'inicialització; desenrotllament, mescla i aplanament de bucles, segmentació (pipeline) a nivell funciones i blocs; accés concurrent a arranjaments. Finalment es farà un IP-core de l'exemple per a utilitzar en una placa de desenvolupament.

CV:
Doctor en informàtica i telecomunicacions per la Universitat Autònoma de Madrid, Enginyer en Sistemes en la Universidad Nacional del Centre de la Prov. de Buenos Aires (Argentina).
Compta amb més de 15 anys d'experiència en disseny de sistemes basats en FPGA. S'especialitza en l'àrea d'arquitectura d'ordinadors, dissenys digitals amb FPGA, aritmètica de computadors i computació d'altes prestacions. Ha col·laborat en múltiples projectes de recerca nacionals, europeus i de transferència amb empreses. Ha escrit tres llibres i més d'un centenar de comunicacions tècniques. Ha dictat desenes de cursos en diferents Universitats i participa activament en la formació a empreses.

Actualment és docent i investigador en l'Escola Politècnica Superior de la Universitat Autònoma de Madrid i coordina les tasques de la iniciàtica ElectraTraining per a la formació i transferència en temes de sistemes encastats, disseny PCBs i FPGAs.